CMOS

จากวิกิพีเดีย สารานุกรมเสรี
ข้ามไปที่การนำทาง ข้ามไปที่การค้นหา
อินเวอร์เตอร์ CMOS ( ไม่ใช่ประตูลอจิก )

โลหะออกไซด์เสริม–เซมิคอนดักเตอร์ ( CMOSออกเสียงว่า “ซีมอส”) หรือที่เรียกว่าเมทัลออกไซด์สมมาตรเสริม ( COS-MOS ) เป็นทรานซิสเตอร์เอฟเฟกต์สนามของโลหะออกไซด์–เซมิคอนดักเตอร์ (MOSFET) กระบวนการผลิตที่ใช้คู่เสริมและสมมาตรของp-typeและn-type MOSFET สำหรับฟังก์ชันลอจิก[1]เทคโนโลยี CMOS ใช้สำหรับสร้างชิปวงจรรวม (IC) รวมถึงไมโครโปรเซสเซอร์ ไมโครคอนโทรลเลอร์ชิปหน่วยความจำ ( รวมถึงCMOS BIOS) และวงจรลอจิกดิจิตอล อื่นๆ เทคโนโลยี CMOS ยังใช้สำหรับวงจรแอนะล็อกเช่นเซ็นเซอร์ภาพ ( เซ็นเซอร์ CMOS ) ตัวแปลงข้อมูลวงจรRF ( RF CMOS ) และเครื่องรับส่งสัญญาณ แบบบูรณาการสูง สำหรับการสื่อสารหลายประเภท

Mohamed M. AtallaและDawon Kahngได้คิดค้น MOSFET ที่Bell Labsในปี 1959 จากนั้นจึงสาธิตกระบวนการผลิตPMOS (p-type MOS) และNMOS (n-type MOS) ในปี 1960 กระบวนการเหล่านี้ถูกรวมเข้าด้วยกันในภายหลังและดัดแปลงเป็นส่วนประกอบเสริม กระบวนการ MOS (CMOS) โดยChih-Tang SahและFrank Wanlassที่Fairchild Semiconductorในปี 1963 RCAทำการค้าเทคโนโลยีด้วยเครื่องหมายการค้า "COS-MOS" ในช่วงปลายทศวรรษ 1960 ทำให้ผู้ผลิตรายอื่นต้องค้นหาชื่ออื่น ทำให้ "CMOS" กลายเป็นชื่อมาตรฐานสำหรับเทคโนโลยีนี้ในช่วงต้นทศวรรษ 1970 ในที่สุด CMOS ก็แซงหน้า NMOS เป็นกระบวนการผลิต MOSFET ที่โดดเด่นสำหรับ ชิป การรวมขนาดใหญ่มาก (VLSI) ในปี 1980 ในขณะเดียวกันก็เข้ามาแทนที่เทคโนโลยีทรานซิสเตอร์-ทรานซิสเตอร์ลอจิก (TTL) รุ่นก่อนหน้า CMOS ยังคงเป็นกระบวนการผลิตมาตรฐานสำหรับอุปกรณ์เซมิคอนดักเตอร์ MOSFET ในชิป VLSI ณ ปี 2011 99% ของชิป IC รวมถึงไอซีดิจิตอลแอนะล็อกและผสมสัญญาณส่วนใหญ่ ถูกประดิษฐ์ขึ้นโดยใช้เทคโนโลยี CMOS [2]

ลักษณะสำคัญสองประการของอุปกรณ์ CMOS คือการป้องกันสัญญาณรบกวน สูงและ กินไฟแบบสถิตต่ำ [3] เนื่องจากทรานซิสเตอร์ หนึ่งตัว ของ MOSFET คู่ปิดอยู่เสมอ การรวมอนุกรมจึงดึงพลังงานที่สำคัญเพียงชั่วขณะระหว่างการสลับสถานะเปิดและปิด ดังนั้น อุปกรณ์ CMOS จึงไม่สร้างความร้อนทิ้ง มาก เท่ากับตรรกะรูปแบบอื่น เช่นลอจิก NMOSหรือ ลอจิก ทรานซิสเตอร์-ทรานซิสเตอร์(TTL) ซึ่งปกติจะมีกระแสนิ่งอยู่บ้างแม้ว่าจะไม่ได้เปลี่ยนสถานะก็ตาม คุณลักษณะเหล่านี้ช่วยให้ CMOS สามารถรวมฟังก์ชันลอจิกที่มีความหนาแน่นสูงบนชิปได้ เหตุผลหลักที่ทำให้ CMOS กลายเป็นเทคโนโลยีที่ใช้กันอย่างแพร่หลายที่สุดในชิป VLSI

วลี "โลหะ–ออกไซด์–เซมิคอนดักเตอร์" เป็นการอ้างอิงถึงโครงสร้างทางกายภาพของทรานซิสเตอร์เอฟเฟกต์สนาม MOS โดยมี อิเล็กโทรด ประตูโลหะวางอยู่บนฉนวนออกไซด์ ซึ่งจะอยู่ด้านบนของ วัสดุ เซมิคอนดักเตอร์ ครั้งหนึ่งเคยใช้อะลูมิเนียม แต่ตอนนี้ วัสดุเป็นโพ ลีซิลิคอน ประตูโลหะอื่น ๆ ได้กลับมาด้วยการถือกำเนิดของ วัสดุ อิเล็กทริก κ สูงในกระบวนการ CMOS ตามที่ IBM และ Intel ประกาศสำหรับ โหนด 45 นาโนเมตรและขนาดที่เล็กกว่า [4]

รายละเอียดทางเทคนิค

"CMOS" หมายถึงทั้งรูปแบบเฉพาะของการออกแบบวงจรดิจิทัลและตระกูลของกระบวนการที่ใช้ในการนำวงจรนั้นไปใช้กับวงจรรวม (ชิป) วงจร CMOS กระจายพลังงานน้อยกว่าตระกูลลอจิกที่มีโหลดต้านทาน เนื่องจากข้อได้เปรียบนี้ได้เพิ่มขึ้นและมีความสำคัญมากขึ้น กระบวนการ CMOS และตัวแปรต่างๆ จึงเข้ามาครอบงำ ดังนั้นการผลิตวงจรรวมที่ทันสมัยส่วนใหญ่จึงอยู่ในกระบวนการ CMOS [5]ลอจิก CMOS กินพลังงานน้อยกว่าลอจิก NMOS ถึง 7 เท่า[  6 ] และใช้พลังงานน้อยกว่า ลอจิกทรานซิสเตอร์-ทรานซิสเตอร์ สองขั้ว (TTL) ประมาณ 100,000 เท่า[7] [8]

วงจร CMOS ใช้ทรานซิสเตอร์แบบ field-effect ของโลหะออกไซด์ ชนิด p และ n ชนิดผสมกัน (MOSFET) เพื่อใช้ลอจิกเกทและวงจรดิจิตอลอื่นๆ แม้ว่าตรรกะของ CMOS สามารถใช้กับอุปกรณ์แยกส่วนสำหรับการสาธิตได้ แต่ผลิตภัณฑ์ CMOS เชิงพาณิชย์เป็นวงจรรวมที่ประกอบด้วยทรานซิสเตอร์หลายพันล้านตัวของทั้งสองประเภท บนแผ่นซิลิคอน สี่เหลี่ยมที่มีขนาด ระหว่าง 10 ถึง 400 มม. 2 [ ต้องการการอ้างอิง ]

CMOS ใช้MOSFET ในโหมดเพิ่มประสิทธิภาพ ทั้งหมดเสมอ [9]

ประวัติ

หลักการสมมาตรเสริมได้รับการแนะนำครั้งแรกโดยGeorge Sziklaiในปี 1953 ซึ่งต่อมาได้พูดคุยเกี่ยวกับวงจรสองขั้วเสริมหลายวงจรPaul Weimerที่RCAเช่นกัน คิดค้น วงจรเสริม TFT ปี 1962 ซึ่งเป็นญาติสนิทของ CMOS เขาคิดค้น วงจรฟลิป ฟลอป เสริม และวงจรอินเวอร์เตอร์ แต่ไม่ได้ทำงานในตรรกะเสริมที่ซับซ้อนกว่านี้ เขาเป็นคนแรกที่สามารถใส่ p-channel และ n-channel TFTs ในวงจรบนซับสเตรตเดียวกัน เมื่อสามปีก่อนJohn T. Wallmarkและ Sanford M. Marcus ได้ตีพิมพ์ฟังก์ชันลอจิกที่ซับซ้อนหลากหลายรูปแบบที่นำมาใช้เป็นวงจรรวมโดยใช้JFETรวมถึงวงจรหน่วยความจำเสริม Frank Wanlass คุ้นเคยกับงานของ Weimer ที่ RCA [10] [11] [12] [13] [14] [15]

MOSFET (ทรานซิสเตอร์ สนามเอฟเฟกต์โลหะออกไซด์หรือทรานซิสเตอร์ MOS) ถูกคิดค้นโดยMohamed M. AtallaและDawon Kahngที่Bell Labs ในปีพ. ศ. 2502 กระบวนการผลิต MOSFET มีสองประเภทคือPMOS ( p -type MOS) และNMOS ( MOS ชนิด n ) [16]ทั้งสองประเภทได้รับการพัฒนาโดย Atalla และ Kahng เมื่อพวกเขาคิดค้น MOSFET โดยสร้างทั้งอุปกรณ์ PMOS และ NMOS ด้วย ความยาวเกท 20 µmและ10 µmในปี 1960 [17] [18]ในขณะที่ MOSFET ถูกมองข้ามและละเลยในขั้นต้นโดย Bell Labs เพื่อสนับสนุนทรานซิสเตอร์สองขั้ว [ 17]การประดิษฐ์ MOSFET ทำให้เกิดความสนใจอย่างมากที่Fairchild Semiconductor [16]จากผลงานของ Atalla [19] Chih-Tang Sahนำเทคโนโลยี MOS มาใช้กับ Fairchild ด้วยtetrode ที่ควบคุมโดย MOS ซึ่ง ประดิษฐ์ขึ้นในปลายปี 1960 [16]

Chih-Tang Sah และ Frank Wanlassที่ Fairchild ได้พัฒนาลอจิก MOSFET ชนิดใหม่ที่รวมทั้งกระบวนการ PMOS และ NMOS เข้าด้วยกัน เรียกว่า Complementary MOS (CMOS) ในเดือนกุมภาพันธ์ พ.ศ. 2506 พวกเขาตีพิมพ์สิ่งประดิษฐ์ดังกล่าวในรายงานการวิจัย[20] [21]ภายหลัง Wanlass ได้ยื่นจดสิทธิบัตรสหรัฐอเมริกา 3,356,858สำหรับวงจร CMOS ในเดือนมิถุนายน พ.ศ. 2506 และได้รับอนุมัติในปี พ.ศ. 2510 ทั้งในรายงานการวิจัยและสิทธิบัตรการประดิษฐ์อุปกรณ์ CMOS ได้รับการกล่าวถึงบนพื้นฐานของการเกิดออกซิเดชันจากความร้อนของ สารตั้งต้นซิลิกอนเพื่อให้เกิดชั้นของซิลิกอนไดออกไซด์ที่อยู่ระหว่างหน้าสัมผัสท่อระบายน้ำและหน้าสัมผัสต้นทาง[22] [21]

CMOS ถูกจำหน่ายโดยRCAในช่วงปลายทศวรรษ 1960 RCA นำ CMOS มาใช้ในการออกแบบวงจรรวม (IC) พัฒนาวงจร CMOS สำหรับ คอมพิวเตอร์ Air Forceในปี 1965 และ ชิปหน่วยความจำ CMOS SRAM 288 บิตในปี 1968 [20]นอกจากนี้ RCA ยังใช้ CMOS สำหรับวงจรรวม 4000 ซีรีส์ อีกด้วย ในปี 1968 เริ่มต้นด้วยกระบวนการผลิตเซมิคอนดักเตอร์ ขนาด 20 µmก่อนจะค่อยๆ ขยายไปสู่กระบวนการ 10 µmในอีกไม่กี่ปีข้างหน้า[23] 

เทคโนโลยี CMOS ถูกมองข้ามโดยอุตสาหกรรมเซมิคอนดักเตอร์ ของอเมริกา ในขั้นต้น เพื่อสนับสนุน NMOS ซึ่งมีประสิทธิภาพมากกว่าในขณะนั้น อย่างไรก็ตาม CMOS ถูกนำมาใช้อย่างรวดเร็วและก้าวหน้าไปอีกขั้นโดยผู้ผลิตเซมิคอนดักเตอร์ของญี่ปุ่นเนื่องจากใช้พลังงานต่ำ ซึ่งนำไปสู่อุตสาหกรรมเซมิคอนดักเตอร์ของญี่ปุ่นที่เพิ่มขึ้น[24] โตชิบาพัฒนาC²MOS (Clocked CMOS) ซึ่งเป็นเทคโนโลยีวงจรที่สิ้นเปลืองพลังงาน น้อยกว่า และความเร็วในการทำงานที่เร็วกว่า CMOS ทั่วไปในปี 2512 โตชิบาใช้เทคโนโลยีC²MOSเพื่อพัฒนา ชิป การรวมขนาดใหญ่ (LSI) สำหรับElsi ของSharp เครื่องคิดเลขพกพาขนาดเล็กLED พัฒนาในปี 2514 และเปิดตัวในปี 2515 [25] Suwa Seikosha (ปัจจุบันคือSeiko Epson ) เริ่มพัฒนาชิป CMOS IC สำหรับ นาฬิกา ควอตซ์Seiko ในปี 1969 และเริ่มการผลิตจำนวนมากด้วยการเปิดตัวนาฬิกา Seiko Analog Quartz 38SQW ในปี 1971 [26]อิเล็กทรอนิกส์สำหรับผู้บริโภคแบบ CMOS ที่ผลิตในปริมาณมากเครื่องแรก ผลิตภัณฑ์คือนาฬิกาดิจิตอล "Wrist Computer" ของ Hamilton Pulsar ซึ่งเปิดตัวในปี 1970 [27]เนื่องจากการใช้พลังงานต่ำ ตรรกะ CMOS จึงถูกนำมาใช้กันอย่างแพร่หลายสำหรับเครื่องคิดเลขและนาฬิกาตั้งแต่ปี 1970 [6]

ไมโครโปรเซสเซอร์ที่เก่าแก่ที่สุดในช่วงต้นปี 1970 ที่มีหน่วยประมวลผล PMOS ซึ่งสมัยครอบงำต้นไมโครโปรเซสเซอร์อุตสาหกรรม ในช่วงปลายทศวรรษ 1970 ไมโครโปรเซสเซอร์ NMOS ได้แซงหน้าโปรเซสเซอร์ PMOS [28] CMOS ไมโครโปรเซสเซอร์ถูกนำมาใช้ในปี 1975 กับIntersil 6100 , [28]และอาร์ซีเอCDP 1801 [29]อย่างไรก็ตาม โปรเซสเซอร์ CMOS ไม่ได้มีบทบาทสำคัญในช่วงทศวรรษ 1980 (28)

CMOS เริ่มช้ากว่าตรรกะ NMOSดังนั้น NMOS จึงถูกใช้กันอย่างแพร่หลายสำหรับคอมพิวเตอร์ในปี 1970 [6] ชิปหน่วย ความ จำ Intel 5101 (1 kb SRAM ) CMOS (1974) มีเวลาเข้าถึง 800 ns [ 30] [31]ในขณะที่ชิป NMOS ที่เร็วที่สุดในขณะนั้นหน่วยความจำHMOS Intel 2147 (4 kb SRAM) ชิป (1976) มีเวลาเข้าถึง 55/70 ns [6] [31]ในปี 1978 ทีมวิจัยของ ฮิตาชิ ที่ นำโดยโทชิอากิ มาสุฮาระ ได้แนะนำกระบวนการ Hi-CMOS แบบสองหลุมด้วยชิปหน่วยความจำ HM6147 (4 kb SRAM) ซึ่งผลิตด้วยกระบวนการ 3 μm      . [6] [32] [33]ชิป Hitachi HM6147 สามารถจับคู่ประสิทธิภาพ (  การเข้าถึง 55/70 ns) ของชิป Intel 2147 HMOS ในขณะที่ HM6147 ยังใช้พลังงานน้อยกว่าอย่างมาก (15 mA ) มากกว่า 2147 (110) มิลลิแอมป์). ด้วยประสิทธิภาพที่เทียบเท่ากันและใช้พลังงานน้อยกว่ามาก ในที่สุด กระบวนการ CMOS แบบหลุมคู่ก็ได้แซงหน้า NMOS ซึ่งเป็นกระบวนการผลิตเซมิคอนดักเตอร์ ที่ใช้กันทั่วไปมากที่สุด สำหรับคอมพิวเตอร์ในช่วงทศวรรษ 1980 [6]  

ในปี 1980 ไมโครโปรเซสเซอร์ CMOS แซงหน้าไมโครโปรเซสเซอร์ NMOS [28] ยานอวกาศ กาลิเลโอของNASAซึ่งส่งไปยังวงโคจรของดาวพฤหัสบดีในปี 1989 ใช้ ไมโครโปรเซสเซอร์ RCA 1802 CMOS เนื่องจากใช้พลังงานต่ำ [27]

Intel ได้เปิดตัวกระบวนการ 1.5 μm สำหรับ การผลิตอุปกรณ์เซมิคอนดักเตอร์ CMOS ในปี 1983 [34] ในช่วงกลางทศวรรษ 1980 Bijan Davariแห่งIBM ได้พัฒนาเทคโนโลยี CMOS ระดับความลึกต่ำกว่าระดับไมครอนที่มีประสิทธิภาพสูง แรงดันต่ำซึ่งช่วยให้สามารถพัฒนาคอมพิวเตอร์ได้เร็วขึ้นคอมพิวเตอร์พกพา และ อุปกรณ์อิเล็กทรอนิกส์ พก พาที่ ใช้ แบตเตอรี่[35]ในปี 1988 Davari นำทีม IBM ที่แสดงกระบวนการ CMOS ขนาด 250 นาโนเมตร ที่มีประสิทธิภาพสูง (36)

ฟูจิตสึ ทำการค้า กระบวนการ CMOS ขนาด 700 นาโนเมตร ในเชิงพาณิชย์ในปี 2530 [34]จากนั้นฮิตาชิ มิตซูบิชิ อิเล็ค ทริค เอ็นอีซีและโตชิบา ทำการค้าขาย CMOS ขนาด 500 นาโนเมตรในปี พ.ศ. 2532 [37]ในปี พ.ศ. 2536 โซนี่ได้จำหน่ายกระบวนการ CMOS ขนาด 350 นาโนเมตร ขณะที่ฮิตาชิและเอ็นอีซีทำการค้า 250 นาโนเมตร CMOS ฮิตาชิแนะนำ กระบวนการ CMOS 160 นาโนเมตรในปี 2538 จากนั้นมิตซูบิชิแนะนำ 150 นาโนเมตร CMOS ในปี 2539 จากนั้นSamsung Electronicsเปิดตัว 140 นาโนเมตรในปี 2542 [37]       

ในปี 2000 Gurtej Singh Sandhuและ Trung T. Doan ที่Micron Technologyได้คิดค้นฟิล์ม อิเล็กทริกแบบ สะสมชั้นอะตอม High-κ ซึ่งนำไปสู่การพัฒนา กระบวนการ CMOS 90 nmที่คุ้มค่าใช้จ่าย [35] [38]โตชิบาและโซนี่พัฒนากระบวนการ CMOS ขนาด 65 นาโนเมตร ในปี 2545 [39]จากนั้นTSMCได้ริเริ่มการพัฒนาลอจิก CMOS ขนาด 45 นาโนเมตร ในปี พ.ศ. 2547 [40]การพัฒนา รูปแบบพิทช์ คู่โดย Gurtej Singh Sandhu ที่ไมครอน เทคโนโลยีนำไปสู่การพัฒนา CMOS คลาส 30 นาโนเมตรในปี 2000 [35]

CMOS ใช้ในอุปกรณ์ LSI และ VLSI ที่ทันสมัยที่สุด [6]ในปี 2010 ซีพียูที่มีประสิทธิภาพดีที่สุดต่อวัตต์ในแต่ละปีนั้นเป็น CMOS static logicตั้งแต่ปี 1976 [ ต้องการอ้างอิง ]ในปี 2019 เทคโนโลยี planar CMOS ยังคงเป็นรูปแบบที่พบได้บ่อยที่สุดในการผลิตอุปกรณ์เซมิคอนดักเตอร์ แต่จะค่อยๆ แทนที่ด้วย เทคโนโลยี FinFET แบบไม่มีระนาบ ซึ่งสามารถผลิตโหนดเซมิคอนดักเตอร์ที่มีขนาดเล็กกว่า20  นาโนเมตร [41]

ผกผัน

วงจร CMOS ถูกสร้างขึ้นในลักษณะที่ ทรานซิสเตอร์ P-type metal–oxide–semiconductor (PMOS) ทั้งหมดต้องมีอินพุตจากแหล่งจ่ายแรงดันไฟหรือจากทรานซิสเตอร์ PMOS ตัวอื่น ในทำนองเดียวกัน ทรานซิสเตอร์ NMOS ทั้งหมด ต้องมีอินพุตจากกราวด์หรือจากทรานซิสเตอร์ NMOS อื่น องค์ประกอบของทรานซิสเตอร์ PMOS สร้างความต้านทาน ต่ำ ระหว่างแหล่งที่มาและหน้าสัมผัสของท่อระบายน้ำเมื่อแรงดัน เกตต่ำถูกนำไปใช้และมีความต้านทานสูงเมื่อใช้แรงดันเกตสูง ในทางกลับกัน องค์ประกอบของทรานซิสเตอร์ NMOS จะสร้างความต้านทานสูงระหว่างแหล่งจ่ายและท่อระบายน้ำเมื่อใช้แรงดันเกตต่ำและความต้านทานต่ำเมื่อใช้แรงดันเกตสูง CMOS บรรลุการลดกระแสโดยเสริม nMOSFET ทุกตัวด้วย pMOSFET และเชื่อมต่อประตูทั้งสองและท่อระบายน้ำทั้งสองเข้าด้วยกัน ไฟฟ้าแรงสูงที่เกตจะทำให้ nMOSFET นำไฟฟ้าและ pMOSFET ไม่ทำงาน ในขณะที่แรงดันไฟฟ้าต่ำที่เกตทำให้เกิดการย้อนกลับ การจัดเรียงนี้ช่วยลดการใช้พลังงานและการสร้างความร้อนได้อย่างมาก อย่างไรก็ตาม ในช่วงเวลาการเปลี่ยน MOSFET ทั้งสองจะทำงานชั่วขณะเนื่องจากแรงดันเกตเปลี่ยนจากสถานะหนึ่งไปอีกสถานะหนึ่ง ทำให้เกิดการสิ้นเปลืองพลังงานในช่วงสั้นๆ และกลายเป็นปัญหาร้ายแรงที่ความถี่สูง

อินเวอร์เตอร์ CMOS แบบคงที่ V ddและV ssยืนสำหรับdrain และ sourceตามลำดับ

รูปภาพที่อยู่ติดกันแสดงให้เห็นว่าเกิดอะไรขึ้นเมื่ออินพุตเชื่อมต่อกับทรานซิสเตอร์ PMOS (ด้านบนของไดอะแกรม) และทรานซิสเตอร์ NMOS (ด้านล่างของไดอะแกรม) Vdd คือแรงดันบวกบางส่วนที่เชื่อมต่อกับแหล่งจ่ายไฟและ Vss คือกราวด์ A คืออินพุตและ Q คือเอาต์พุต

เมื่อแรงดันไฟฟ้าของ A ต่ำ (เช่น ใกล้กับ Vss) ช่องสัญญาณของทรานซิสเตอร์ NMOS จะอยู่ในสถานะความต้านทานสูง โดยจะตัดการเชื่อมต่อ Vss ออกจาก Q ช่องสัญญาณของทรานซิสเตอร์ PMOS อยู่ในสถานะความต้านทานต่ำ เชื่อมต่อ Vdd กับ Q. Q ดังนั้น ทะเบียน Vdd

ในทางกลับกัน เมื่อแรงดันไฟฟ้าของ A สูง (เช่น ใกล้กับ Vdd) ทรานซิสเตอร์ PMOS จะอยู่ในสถานะความต้านทานสูง โดยจะตัดการเชื่อมต่อ Vdd จาก Q ทรานซิสเตอร์ NMOS อยู่ในสถานะความต้านทานต่ำ กำลังเชื่อมต่อ Vss กับ Q ตอนนี้ , การลงทะเบียน Q เทียบกับ

กล่าวโดยย่อ เอาต์พุตของทรานซิสเตอร์ PMOS และ NMOS เป็นส่วนเสริมที่เมื่ออินพุตต่ำ เอาต์พุตจะสูงและเมื่ออินพุตสูง เอาต์พุตจะต่ำ ไม่ว่าอินพุตจะเป็นอะไร เอาต์พุตจะไม่ถูกปล่อยให้ลอยนวล เนื่องจากพฤติกรรมของอินพุตและเอาต์พุตนี้ เอาต์พุตของวงจร CMOS จึงเป็นค่าผกผันของอินพุต

ความต้านทานของทรานซิสเตอร์ไม่เคยเท่ากับศูนย์หรืออนันต์ ดังนั้น Q จะไม่เท่ากับ Vss หรือ Vdd อย่างแน่นอน แต่ Q จะอยู่ใกล้ Vss มากกว่า A เสมอกับ Vdd (หรือกลับกันถ้า A อยู่ใกล้กับ Vss) หากไม่มีการขยายสัญญาณนี้ จำนวนของลอจิกเกตที่เชื่อมต่อกันเป็นอนุกรมจะมีขีดจำกัดที่ต่ำมาก และลอจิก CMOS ที่มีทรานซิสเตอร์หลายพันล้านตัวคงเป็นไปไม่ได้


พินพาวเวอร์ซัพพลาย

พินพาวเวอร์ซัพพลายสำหรับ CMOS เรียกว่า V DDและ V SSหรือ V CCและ Ground(GND) ขึ้นอยู่กับผู้ผลิต V DDและ V SSเป็นอุปกรณ์พกพาจากวงจร MOS ทั่วไป และขาตั้งสำหรับ อุปกรณ์ ระบายน้ำและแหล่งจ่าย [42]สิ่งเหล่านี้ใช้ไม่ได้กับ CMOS โดยตรง เนื่องจากอุปกรณ์ทั้งสองเป็นวัสดุต้นทางจริงๆ V CCและ Ground เป็นส่วนเสริมจากตรรกะ TTLและระบบการตั้งชื่อนั้นยังคงไว้ด้วยการแนะนำกลุ่มผลิตภัณฑ์ CMOS 54C/74C

ความเป็นคู่

ลักษณะสำคัญของวงจร CMOS คือความเป็นคู่ที่มีอยู่ระหว่างทรานซิสเตอร์ PMOS และทรานซิสเตอร์ NMOS วงจร CMOS ถูกสร้างขึ้นเพื่อให้มีเส้นทางอยู่เสมอจากเอาต์พุตไปยังแหล่งพลังงานหรือกราวด์ เพื่อให้บรรลุสิ่งนี้ ชุดของเส้นทางทั้งหมดไปยังแหล่งจ่ายแรงดันจะต้องเป็นส่วนเสริมของชุดของเส้นทางทั้งหมดสู่กราวด์ สามารถทำได้โดยง่ายโดยการกำหนดสิ่งหนึ่งในแง่ของไม่ใช่ของอีกอันหนึ่ง เนื่องจาก ลอจิกที่อิงตาม กฎของ De Morganทรานซิสเตอร์ PMOS แบบขนานจึงมีทรานซิสเตอร์ NMOS ที่สอดคล้องกันในอนุกรม ในขณะที่ทรานซิสเตอร์ PMOS ในซีรีส์มีทรานซิสเตอร์ NMOS ที่สอดคล้องกันแบบขนาน

ตรรกะ

ประตู NANDในตรรกะ CMOS

ฟังก์ชันลอจิกที่ซับซ้อนมากขึ้น เช่น เกทที่เกี่ยวข้องกับANDและORจำเป็นต้องมีการจัดการพาธระหว่างเกตเพื่อแทนตรรกะ เมื่อพาธประกอบด้วยทรานซิสเตอร์สองตัวในอนุกรม ทรานซิสเตอร์ทั้งสองตัวจะต้องมีความต้านทานต่ำต่อแรงดันไฟจ่ายที่สอดคล้องกัน ซึ่งจะสร้างแบบจำลอง AND เมื่อพาธประกอบด้วยทรานซิสเตอร์สองตัวขนานกัน ทรานซิสเตอร์ตัวใดตัวหนึ่งหรือทั้งสองตัวจะต้องมีความต้านทานต่ำในการเชื่อมต่อแรงดันไฟฟ้าของแหล่งจ่ายกับเอาต์พุต เพื่อสร้างแบบจำลอง OR

ด้านขวาเป็นแผนภาพวงจรของเกท NANDในลอจิก CMOS หากอินพุต A และ B ทั้งคู่สูง ทรานซิสเตอร์ NMOS ทั้งคู่ (ครึ่งล่างของไดอะแกรม) จะดำเนินการ ทรานซิสเตอร์ PMOS ตัวใดตัวหนึ่ง (ครึ่งบน) จะไม่ทำงาน และจะมีการสร้างเส้นทางนำไฟฟ้าระหว่างเอาต์พุตและV ss (พื้น) ทำให้เอาต์พุตต่ำ หากอินพุต A และ B ทั้งสองมีค่าต่ำ ทรานซิสเตอร์ NMOS ตัวใดตัวหนึ่งจะไม่ทำงาน ในขณะที่ทรานซิสเตอร์ PMOS ทั้งคู่จะทำงาน ทำให้เกิดเส้นทางนำไฟฟ้าระหว่างเอาต์พุตและV dd(แหล่งจ่ายแรงดันไฟ) ทำให้เอาท์พุตสูง หากอินพุต A หรือ B ตัวใดตัวหนึ่งต่ำ ทรานซิสเตอร์ NMOS ตัวใดตัวหนึ่งจะไม่ทำงาน ทรานซิสเตอร์ PMOS ตัวใดตัวหนึ่งจะทำงาน และจะมีการสร้างเส้นทางนำไฟฟ้าระหว่างเอาต์พุตและV dd (แหล่งแรงดันไฟฟ้า) ซึ่งจะทำให้เอาต์พุตสูง เนื่องจากการกำหนดค่าเดียวของอินพุตทั้งสองที่ส่งผลให้เอาต์พุตต่ำคือเมื่อทั้งคู่สูง วงจรนี้จึงใช้ลอจิกเกท NAND (ไม่ใช่และ)

ข้อดีของ CMOS เหนือลอจิก NMOS คือการเปลี่ยนเอาต์พุตจากต่ำไปสูงและสูงไปต่ำนั้นรวดเร็วเนื่องจากทรานซิสเตอร์แบบดึงขึ้น (PMOS) มีความต้านทานต่ำเมื่อเปิดเครื่อง ซึ่งแตกต่างจากตัวต้านทานโหลดในลอจิก NMOS นอกจากนี้ สัญญาณเอาท์พุตจะแกว่งแรงดันไฟฟ้า เต็ม ระหว่างรางต่ำและรางสูง การตอบสนองที่แข็งแกร่งและเกือบสมมาตรยิ่งขึ้นนี้ยังทำให้ CMOS ทนทานต่อสัญญาณรบกวนมากขึ้น

ดูความพยายามเชิงตรรกะสำหรับวิธีการคำนวณการหน่วงเวลาในวงจร CMOS

ตัวอย่าง: ประตู NAND ในรูปแบบทางกายภาพ

รูปแบบทางกายภาพของวงจร NAND บริเวณที่ใหญ่กว่าของการกระจายแบบ N และการกระจายแบบ P เป็นส่วนหนึ่งของทรานซิสเตอร์ ทั้งสองภูมิภาคที่มีขนาดเล็กทางด้านซ้ายที่มีก๊อกน้ำเพื่อป้องกันไม่ให้latchup
กระบวนการผลิตที่ง่ายขึ้นของอินเวอร์เตอร์ CMOS บนซับสเตรตชนิด p ในการผลิตไมโครคอนดักเตอร์ ในขั้นตอนที่ 1 ชั้นของซิลิกอนไดออกไซด์จะก่อตัวขึ้นในขั้นต้นผ่านการเกิดออกซิเดชันด้วยความร้อนหมายเหตุ: โดยปกติหน้าสัมผัสของเกท แหล่งกำเนิด และท่อระบายน้ำจะไม่อยู่ในระนาบเดียวกันในอุปกรณ์จริง และไดอะแกรมจะไม่ปรับขนาด

ตัวอย่างนี้แสดง อุปกรณ์ลอจิก NANDที่วาดขึ้นเพื่อเป็นตัวแทนทางกายภาพเหมือนที่จะถูกผลิตขึ้น มุมมองเลย์เอาต์ทางกายภาพคือ "มุมมองตานก" ของเลเยอร์ต่างๆ วงจรถูกสร้างขึ้นบนวัสดุพิมพ์ชนิด P พอลิ ซิลิกอน การแพร่กระจาย และหลุม n เรียกว่า "ชั้นฐาน" และแท้จริงแล้วถูกแทรกเข้าไปในร่องลึกของพื้นผิวประเภท P (ดูขั้นตอนที่ 1 ถึง 6 ในแผนภาพกระบวนการด้านล่างขวา) หน้าสัมผัสเจาะชั้นฉนวนระหว่างชั้นฐานและชั้นแรกของโลหะ (โลหะ1) ที่ทำการเชื่อมต่อ

อินพุตของNAND (แสดงเป็นสีเขียว) อยู่ในโพลิซิลิคอน ทรานซิสเตอร์ (อุปกรณ์) เกิดขึ้นจากจุดตัดของโพลิซิลิคอนและการแพร่กระจาย การแพร่กระจาย N สำหรับอุปกรณ์ N และการแพร่ P สำหรับอุปกรณ์ P (แสดงเป็นปลาแซลมอนและสีเหลืองตามลำดับ) เอาต์พุต ("ออก") เชื่อมต่อเข้าด้วยกันเป็นโลหะ (แสดงเป็นสีน้ำเงิน) การเชื่อมต่อระหว่างโลหะกับโพลีซิลิคอนหรือการแพร่กระจายจะทำผ่านหน้าสัมผัส (แสดงเป็นสี่เหลี่ยมสีดำ) ตัวอย่างรูปแบบฟิสิคัลตรงกับวงจรลอจิก NAND ที่ให้ไว้ในตัวอย่างก่อนหน้านี้

อุปกรณ์ N ผลิตขึ้นบนวัสดุพิมพ์ชนิด P ในขณะที่อุปกรณ์ P ผลิตใน หลุม ชนิด N (ช่อง n) "ต๊าป" วัสดุพิมพ์ชนิด P เชื่อมต่อกับ V SS และต๊า ป n-well ชนิด N เชื่อมต่อกับ V DDเพื่อป้องกันlatchup

ภาพตัดขวางของทรานซิสเตอร์สองตัวในเกต CMOS ในกระบวนการ N-well CMOS

พลัง: การสลับและการรั่วไหล

ลอจิก CMOS กระจายพลังงานน้อยกว่าวงจรลอจิก NMOS เนื่องจาก CMOS กระจายพลังงานเมื่อเปลี่ยนเท่านั้น ("พลังงานไดนามิก") สำหรับ ASICทั่วไป ในกระบวนการ 90 นาโนเมตรสมัยใหม่การเปลี่ยนเอาต์พุตอาจใช้เวลา 120 picoseconds และเกิดขึ้นทุกๆ 10 นาโนวินาที ลอจิก NMOS จะกระจายพลังงานเมื่อใดก็ตามที่ทรานซิสเตอร์เปิดอยู่ เนื่องจากมีเส้นทางปัจจุบันจาก V ddถึง V ssผ่านตัวต้านทานโหลดและเครือข่าย n-type

เกต CMOS แบบคงที่นั้นประหยัดพลังงานมากเพราะจะสูญเสียพลังงานเกือบเป็นศูนย์เมื่อไม่ได้ใช้งาน ก่อนหน้านี้ การใช้พลังงานของอุปกรณ์ CMOS ไม่ได้เป็นปัญหาหลักในการออกแบบชิป ปัจจัยต่างๆ เช่น ความเร็วและพื้นที่มีอิทธิพลเหนือพารามิเตอร์การออกแบบ ในขณะที่เทคโนโลยี CMOS เคลื่อนตัวต่ำกว่าระดับไมครอนย่อย ปริมาณการใช้พลังงานต่อหน่วยพื้นที่ของชิปก็เพิ่มขึ้นอย่างมาก

การจำแนกประเภทอย่างกว้างๆ การกระจายพลังงานในวงจร CMOS เกิดขึ้นเนื่องจากสององค์ประกอบ คือแบบคงที่และแบบไดนามิก:

การกระจายแบบสถิต

ทั้งทรานซิสเตอร์ NMOS และ PMOS มีแรงดันเกท-ซอร์สซึ่งต่ำกว่าซึ่งกระแส (เรียกว่ากระแสย่อยย่อย ) ที่ไหลผ่านอุปกรณ์ลดลงแบบทวีคูณ อดีต CMOS ออกแบบดำเนินการที่แรงดันขนาดใหญ่กว่าแรงดันเกณฑ์ของพวกเขา (V DDอาจได้รับการใช้งาน 5 V และ V THสำหรับทั้ง NMOS และ PMOS อาจได้รับ 700 mV) ชนิดพิเศษของทรานซิสเตอร์ที่ใช้ในบางวงจร CMOS เป็นทรานซิสเตอร์พื้นเมืองที่มีอยู่ใกล้ศูนย์แรงดันเกณฑ์

SiO 2เป็นฉนวนที่ดี แต่ในระดับความหนาที่น้อยมาก อิเล็กตรอนสามารถลอดผ่านฉนวนที่บางมากได้ ความน่าจะเป็นลดลงแบบทวีคูณด้วยความหนาของออกไซด์ กระแสไฟในอุโมงค์มีความสำคัญมากสำหรับทรานซิสเตอร์ที่ต่ำกว่าเทคโนโลยี 130 นาโนเมตรที่มีเกตออกไซด์ 20 Å หรือทินเนอร์

กระแสรั่วไหลย้อนกลับขนาดเล็กเกิดขึ้นจากการก่อตัวของอคติย้อนกลับระหว่างบริเวณการแพร่กระจายและหลุม (เช่น การแพร่แบบ p เทียบกับ n-well) หลุมและซับสเตรต (สำหรับเช่น n-well กับ p-substrate) ในกระบวนการปัจจุบัน ไดโอดรั่วมีขนาดเล็กมากเมื่อเทียบกับขีดจำกัดย่อยและกระแสในอุโมงค์ ดังนั้น สิ่งเหล่านี้อาจถูกละเลยในระหว่างการคำนวณกำลังไฟฟ้า

หากอัตราส่วนไม่ตรงกัน อาจมีกระแส PMOS และ NMOS ต่างกัน ซึ่งอาจนำไปสู่ความไม่สมดุลและด้วยเหตุนี้กระแสที่ไม่เหมาะสมทำให้ CMOS ร้อนขึ้นและกระจายพลังงานโดยไม่จำเป็น นอกจากนี้ ผลการศึกษาเมื่อเร็วๆ นี้แสดงให้เห็นว่าพลังงานรั่วไหลลดลงเนื่องจากผลกระทบจากอายุ ซึ่งเป็นการแลกเปลี่ยนสำหรับอุปกรณ์ที่ทำงานช้าลง [43]

การกระจายแบบไดนามิก

การชาร์จและการคายประจุของความจุโหลด

วงจร CMOS กระจายพลังงานโดยการชาร์จความจุโหลดต่างๆ (ส่วนใหญ่เป็นความจุของเกทและสายไฟ แต่ยังรวมถึงความจุของท่อระบายน้ำและแหล่งที่มาบางส่วน) ทุกครั้งที่เปลี่ยน ในรอบเดียวของตรรกะ CMOS ที่สมบูรณ์ กระแสจะไหลจาก V DDไปยังความจุโหลดเพื่อชาร์จ จากนั้นจะไหลจากความจุโหลดที่มีประจุ (CL )ไปยังกราวด์ระหว่างการคายประจุ ดังนั้นในหนึ่งรอบการชาร์จ/การคายประจุที่สมบูรณ์ ดังนั้น Q=C L V DDทั้งหมดจึงถูกถ่ายโอนจาก V DDไปยังพื้นดิน คูณด้วยความถี่สวิตชิ่งบนความจุโหลดเพื่อรับกระแสที่ใช้ และคูณด้วยแรงดันเฉลี่ยอีกครั้งเพื่อให้ได้พลังงานสวิตชิ่งลักษณะเฉพาะที่กระจายโดยอุปกรณ์ CMOS:.

เนื่องจากเกทส่วนใหญ่ไม่ทำงาน/สวิตช์ในทุกรอบสัญญาณนาฬิกาจึงมักมาพร้อมกับแฟคเตอร์เรียกว่าปัจจัยกิจกรรม ตอนนี้การกระจายพลังงานแบบไดนามิกอาจถูกเขียนใหม่เป็น.

นาฬิกาในระบบมีปัจจัยกิจกรรม α=1 เนื่องจากมีขึ้นและลงทุกรอบ ข้อมูลส่วนใหญ่มีปัจจัยกิจกรรมที่ 0.1 [44]หากคำนวณความจุโหลดที่ถูกต้องบนโหนดพร้อมกับปัจจัยกิจกรรม การกระจายพลังงานแบบไดนามิกที่โหนดนั้นสามารถคำนวณได้อย่างมีประสิทธิภาพ

เนื่องจากมีเวลาขึ้น/ลงที่จำกัดสำหรับทั้ง pMOS และ nMOS ระหว่างการเปลี่ยนภาพ เช่น จากปิดเป็นเปิด ทรานซิสเตอร์ทั้งสองจะถูกเปิดในช่วงเวลาเล็กน้อย ซึ่งกระแสจะค้นหาเส้นทางโดยตรงจาก V DDไปยัง กราวด์จึงสร้างกระแสลัดวงจรการกระจายกำลังไฟฟ้าลัดวงจรจะเพิ่มขึ้นตามเวลาที่เพิ่มขึ้นและลดลงของทรานซิสเตอร์

รูปแบบเพิ่มเติมของการใช้พลังงานกลายเป็นสิ่งสำคัญในปี 1990 เนื่องจากสายไฟบนชิปแคบลงและสายไฟที่ยาวมีความต้านทานมากขึ้น ประตู CMOS ที่ส่วนท้ายของสายต้านทานเหล่านั้นจะเห็นการเปลี่ยนอินพุตที่ช้า ระหว่างช่วงกลางของการเปลี่ยนเหล่านี้ ทั้งเครือข่ายลอจิก NMOS และ PMOS จะเป็นสื่อกระแสไฟฟ้าบางส่วน และกระแสไฟจะไหลโดยตรงจาก V DDไปยัง V SSพลังที่ใช้จึงเรียกว่าพลังชะแลงการออกแบบอย่างระมัดระวังซึ่งหลีกเลี่ยงสายไฟยาวบางที่ขับอย่างอ่อนแรงจะช่วยแก้ไขเอฟเฟกต์นี้ แต่พลังของชะแลงอาจเป็นส่วนสำคัญของพลัง CMOS แบบไดนามิก

เพื่อเพิ่มความเร็วในการออกแบบ ผู้ผลิตได้เปลี่ยนไปใช้โครงสร้างที่มีเกณฑ์แรงดันไฟฟ้าต่ำกว่า แต่ด้วยเหตุนี้ทรานซิสเตอร์ NMOS สมัยใหม่ที่มี V ที่ 200 mVมีกระแสไฟรั่ว ที่ต่ำกว่ามาก การออกแบบ (เช่น โปรเซสเซอร์เดสก์ท็อป) ซึ่งรวมถึงวงจรจำนวนมากที่ไม่ได้ทำการสลับแบบแอ็คทีฟยังคงใช้พลังงานเนื่องจากกระแสไฟรั่วนี้ พลังงานรั่วเป็นส่วนสำคัญของพลังงานทั้งหมดที่ใช้ในการออกแบบดังกล่าวMulti-threshold CMOS (MTCMOS) ซึ่งขณะนี้มีวางจำหน่ายแล้วจากโรงหล่อ เป็นแนวทางหนึ่งในการจัดการพลังงานรั่วไหล ด้วย MTCMOS ทรานซิสเตอร์ V สูงจะถูกใช้เมื่อความเร็วการสวิตชิ่งไม่สำคัญ ในขณะที่ V ต่ำทรานซิสเตอร์ใช้ในเส้นทางที่ไวต่อความเร็ว ความก้าวหน้าด้านเทคโนโลยีต่อไปว่าใช้งานมากยิ่งทินเนอร์ dielectrics ประตูมีการเพิ่มเติมการรั่วไหลขององค์ประกอบเพราะปัจจุบันการขุดเจาะอุโมงค์ผ่านประตูอิเล็กทริกบางมาก การใช้ไดอิเล็กตริกสูงแทนซิลิกอนไดออกไซด์ที่เป็นไดอิเล็กตริกเกทแบบธรรมดาช่วยให้ประสิทธิภาพของอุปกรณ์ใกล้เคียงกัน แต่ด้วยฉนวนเกตที่หนากว่า จึงหลีกเลี่ยงกระแสนี้ การลดกำลังไฟฟ้ารั่วโดยใช้วัสดุและระบบแบบใหม่มีความสำคัญอย่างยิ่งต่อการปรับขนาด CMOS อย่างยั่งยืน [45]

การป้องกันอินพุต

ทรานซิสเตอร์ที่เป็นกาฝากที่มีอยู่ในโครงสร้าง CMOS อาจถูกเปิดใช้งานโดยสัญญาณอินพุตที่อยู่นอกช่วงการทำงานปกติ เช่นการคายประจุไฟฟ้าสถิตหรือการสะท้อนของ เส้น ผลลัพธ์จากการล็อคอาจทำให้อุปกรณ์ CMOS เสียหายหรือเสียหายได้ แคลมป์ไดโอดรวมอยู่ในวงจร CMOS เพื่อจัดการกับสัญญาณเหล่านี้ แผ่นข้อมูลของผู้ผลิตระบุกระแสสูงสุดที่อนุญาตที่อาจไหลผ่านไดโอด

CMOS แบบอะนาล็อก

นอกจากแอพพลิเคชั่นดิจิตอลแล้ว เทคโนโลยี CMOS ยังใช้ใน แอ พพลิเคชั่นแอนะล็อก อีกด้วย ตัวอย่างเช่น มี ไอซี แอมพลิฟายเออร์ปฏิบัติการ CMOS ที่ มีอยู่ในตลาด ประตูส่งสัญญาณอาจใช้เป็นมัลติเพล็กเซอร์แบบแอนะล็อกแทนรีเลย์สัญญาณ เทคโนโลยี CMOS ยังใช้กันอย่างแพร่หลายสำหรับ วงจร RFจนถึงความถี่ไมโครเวฟ ในการใช้งานสัญญาณผสม (แอนะล็อก+ดิจิตอล) [ ต้องการการอ้างอิง ]

RF CMOS

RF CMOS หมายถึงวงจร RF ( วงจรความถี่วิทยุ ) ซึ่งใช้เทคโนโลยีวงจรรวม CMOS สัญญาณผสม มีการใช้กันอย่างแพร่หลายในเทคโนโลยีโทรคมนาคมไร้สาย RF CMOS ได้รับการพัฒนาโดยAsad Abidiขณะทำงานที่UCLAในช่วงปลายทศวรรษ 1980 นี้มีการเปลี่ยนแปลงวิธีการที่วงจร RF ได้รับการออกแบบที่นำไปสู่การเปลี่ยนโดยสิ้นเชิงทรานซิสเตอร์สองขั้วกับ CMOS วงจรในวิทยุรับส่งสัญญาณ [46]มันเปิดใช้งานผู้ใช้ปลายทางที่ซับซ้อน ต้นทุนต่ำ และพกพาได้ เทอร์มินัล และก่อให้เกิดยูนิตขนาดเล็ก ต้นทุนต่ำ พลังงานต่ำ และแบบพกพาสำหรับระบบการสื่อสารไร้สายที่หลากหลาย สิ่งนี้ทำให้สามารถสื่อสารได้ "ทุกที่ทุกเวลา" และช่วยสร้างการปฏิวัติไร้สายนำไปสู่การเติบโตอย่างรวดเร็วของอุตสาหกรรมไร้สาย[47]

โปรเซสเซอร์เบสแบนด์[48] [49]และเครื่องรับส่งสัญญาณวิทยุใน อุปกรณ์ เครือข่ายไร้สาย ที่ทันสมัย และโทรศัพท์มือถือทั้งหมดผลิตขึ้นเป็นจำนวนมากโดยใช้อุปกรณ์ RF CMOS [46]วงจร RF CMOS ใช้กันอย่างแพร่หลายในการส่งและรับสัญญาณไร้สาย ในการใช้งานที่หลากหลาย เช่น เทคโนโลยี ดาวเทียม (เช่นGPS ) บลูทูธ Wi -Fiการสื่อสารระยะใกล้ (NFC) เครือข่ายมือถือ (เช่น เช่น3Gและ4G ) การออกอากาศภาคพื้นดิน และเรดาร์ยานยนต์ การใช้งาน รวมถึงการใช้งานอื่นๆ [50]

ตัวอย่างของชิป RF CMOS เชิงพาณิชย์ ได้แก่โทรศัพท์ไร้สายDECT ของ Intel และ ชิป 802.11 ( Wi-Fi ) ที่สร้างโดยAtherosและบริษัทอื่นๆ [51]ผลิตภัณฑ์ RF CMOS เชิงพาณิชย์ยังใช้สำหรับ เครือข่าย BluetoothและWireless LAN (WLAN) [52] RF CMOS ยังใช้ในเครื่องรับส่งสัญญาณวิทยุสำหรับมาตรฐานไร้สายเช่นGSM , Wi-Fi และ Bluetooth ตัวรับส่งสัญญาณสำหรับเครือข่ายมือถือเช่น 3G และหน่วยระยะไกลในเครือข่ายเซ็นเซอร์ไร้สาย (WSN) [53]

เทคโนโลยี RF CMOS มีความสำคัญต่อการสื่อสารไร้สายสมัยใหม่ รวมถึงเครือข่ายไร้สายและอุปกรณ์สื่อสารเคลื่อนที่ หนึ่งในบริษัทที่ทำการค้าเทคโนโลยี RF CMOS คือInfineon สวิตช์ CMOS RFจำนวนมากขายได้กว่า 1  พันล้านเครื่องต่อปี โดยมีมูลค่าสะสมถึง 5 พันล้านเครื่อง ณ ปี 2018 [54]

ช่วงอุณหภูมิ

อุปกรณ์ CMOS ทั่วไปทำงานในช่วง −55 °C ถึง +125 °C

มีข้อบ่งชี้ทางทฤษฎีตั้งแต่เดือนสิงหาคม 2008 ว่าซิลิคอน CMOS จะทำงานที่ −233 °C (40  K ) [55]อุณหภูมิการทำงานที่ใกล้ 40 K ได้เกิดขึ้นแล้วโดยใช้โปรเซสเซอร์ AMD Phenom II ที่ โอเวอร์คล็อก ด้วยการผสมผสานของไนโตรเจน เหลว และ การ ระบายความร้อนด้วยฮีเลียมเหลว [56]

อุปกรณ์ ซิลิคอนคาร์ไบด์ CMOS ได้รับการทดสอบเป็นเวลาหนึ่งปีที่อุณหภูมิ 500 องศาเซลเซียส [57] [58]

ทรานซิสเตอร์ MOS แบบอิเล็กตรอนเดี่ยว

MOSFET ขนาดเล็กพิเศษ (L = 20 nm, W = 20 nm) บรรลุขีดจำกัดของอิเล็กตรอนเดี่ยวเมื่อทำงานที่อุณหภูมิการแช่แข็งในช่วง −269 °C (4  K ) ถึงประมาณ −258 °C (15  K ) ทรานซิสเตอร์แสดงการปิดล้อมคูลอมบ์อันเนื่องมาจากการชาร์จอิเล็กตรอนแบบก้าวหน้าทีละตัว จำนวนอิเล็กตรอนที่อยู่ภายในช่องสัญญาณถูกขับเคลื่อนโดยแรงดันเกต เริ่มต้นจากการยึดครองอิเล็กตรอนเป็นศูนย์ และสามารถตั้งค่าเป็นหนึ่งหรือหลายค่าได้ [59]

ดูเพิ่มเติม

อ้างอิง

  1. ^ "หน่วยความจำ CMOS คืออะไร" . สาคูชั่ว . เก็บถาวรจากต้นฉบับเมื่อ 26 กันยายน 2014 . สืบค้นเมื่อ3 มีนาคม 2556 .
  2. วอยนิเกสคู, โซริน (2013). วงจรรวมความถี่สูง สำนักพิมพ์มหาวิทยาลัยเคมบริดจ์ . หน้า 164. ISBN 9780521873024.
  3. ^ แฟร์ไชลด์. หมายเหตุการใช้งาน 77 "CMOS ตระกูลลอจิกในอุดมคติ" เก็บถาวร 2015-01-09 ที่เครื่อง Wayback พ.ศ. 2526
  4. ^ "Intel® Architecture เป็นผู้นำด้านนวัตกรรมสถาปัตยกรรมไมโคร " อินเทล _ เก็บถาวรจากต้นฉบับเมื่อ 29 มิถุนายน 2554 . สืบค้นเมื่อ2 พฤษภาคม 2018 .
  5. ^ เบเกอร์, อาร์. เจคอบ (2008) CMOS: การออกแบบวงจร เลย์เอาต์ และการจำลอง (ฉบับที่สอง) ไวลีย์-IEEE หน้า xxxx ISBN 978-0-170-22941-5.
  6. ^ a b c d e f g "1978: CMOS SRAM (Hitachi) แบบ Double-well fast" (PDF ) พิพิธภัณฑ์ประวัติศาสตร์เซมิคอนดักเตอร์ของญี่ปุ่น เก็บถาวรจากต้นฉบับ(PDF)เมื่อวันที่ 5 กรกฎาคม 2562 . สืบค้นเมื่อ5 กรกฎาคม 2019 .
  7. ฮิกกินส์, ริชาร์ด เจ. (1983). อิเล็กทรอนิกส์ที่มีวงจรรวมแบบดิจิตอลและอนาล็อก Prentice-ฮอลล์ . หน้า 101 . ISBN 9780132507042. ความแตกต่างที่โดดเด่นคือกำลัง: ประตู CMOS กินไฟน้อยกว่า TTL ที่เทียบเท่าถึง 100,000 เท่า!
  8. ^ สตีเฟนส์ คาร์ลีน; เดนนิส, แม็กกี้ (2000). "เวลาวิศวกรรม: การประดิษฐ์นาฬิกาข้อมืออิเล็กทรอนิกส์" (PDF ) วารสารอังกฤษสำหรับประวัติศาสตร์วิทยาศาสตร์ . สำนักพิมพ์มหาวิทยาลัยเคมบริดจ์ . 33 (4): 477–497 (485) ดอย : 10.1017/S0007087400004167 . ISSN 0007-0874 .  
  9. ^ "CMOS คืออะไร" . IONOS ดิจิตอลไกด์ สืบค้นเมื่อ2022-01-21 .
  10. จอร์จ คลิฟฟอร์ด, ซิกไล (1953). "สมบัติเชิงสมมาตรของทรานซิสเตอร์และการประยุกต์". การดำเนินการ ของIRE 41 (6): 717–724. ดอย : 10.1109/JRPROC.1953.274250 . S2CID 51639018 . 
  11. ^ โลเจ็ก, โบ (2007). ประวัติวิศวกรรมเซมิคอนดักเตอร์ . สปริงเกอร์. หน้า 162. ISBN 978-3540342588.
  12. อารอนส์, ริชาร์ด (2012). "การวิจัยอุตสาหกรรมทางจุลภาคที่อาร์ซีเอ: ต้นปี พ.ศ. 2496-2506" พงศาวดาร IEEE ของประวัติศาสตร์คอมพิวเตอร์ 12 (1): 60–73. ดอย : 10.1109/MAHC.2011.62 . S2CID 18912623 . 
  13. ^ "ประวัติปากเปล่าของโทมัส (ทอม) สแตนลีย์" (PDF )
  14. ^ " IRE ข่าวและบันทึกวิทยุ" . การดำเนินการ ของIRE 42 (6): 1027–1043. 2497. ดอย : 10.1109/JRPROC.1954.274784 .
  15. ^ วอลมาร์ค เจที; มาร์คัส, เอสเอ็ม (1959). "อุปกรณ์แบบบูรณาการโดยใช้ลอจิกทรานซิสเตอร์ Unipolar แบบคู่โดยตรง" ค.ศ. 1959 การประชุมวงจรโซลิดสเตตนานาชาติของ IEEE สรุปเอกสารทางเทคนิค ฉบับที่ อีซี-8. น. 58–59. ดอย : 10.1109/ISSCC.1959.1157035 .
  16. ^ a b c " 1960: Metal Oxide Semiconductor (MOS) ทรานซิสเตอร์สาธิต" . The Silicon Engine: เส้นเวลาของเซมิคอนดักเตอร์ในคอมพิวเตอร์ พิพิธภัณฑ์ประวัติศาสตร์คอมพิวเตอร์. สืบค้นเมื่อ31 สิงหาคม 2019 .
  17. ^ a b Lojek, Bo (2007). ประวัติวิศวกรรมเซมิคอนดักเตอร์ . สปริงเกอร์ . น. 321–3. ISBN 9783540342588.
  18. วอยนิเกสคู, โซริน (2013). วงจรรวมความถี่สูง สำนักพิมพ์มหาวิทยาลัยเคมบริดจ์ . หน้า 164. ISBN 978-0521873024.
  19. ^ Sah, Chih-Tang (ตุลาคม 2531). "วิวัฒนาการของทรานซิสเตอร์ MOS จากแนวคิดสู่ VLSI" (PDF ) การดำเนินการ ของIEEE 76 (10): 1280–1326 (1290) Bibcode : 1988IEEEP..76.1280S . ดอย : 10.1109/5.16328 . ISSN 0018-9219 .  พวกเราที่ทำงานในการวิจัยวัสดุและอุปกรณ์ซิลิกอนในช่วงปี พ.ศ. 2499-2503 พิจารณาความพยายามที่ประสบความสำเร็จนี้โดยกลุ่ม Bell Labs ซึ่งนำโดย Atalla เพื่อทำให้พื้นผิวซิลิกอนมีเสถียรภาพซึ่งเป็นความก้าวหน้าทางเทคโนโลยีที่สำคัญและสำคัญที่สุด ซึ่งทำให้เส้นทางที่นำไปสู่เทคโนโลยีวงจรรวมซิลิกอน พัฒนาการในระยะที่สองและปริมาณการผลิตในระยะที่สาม
  20. ^ a b "1963: Complementary MOS Circuit Configuration is Invented" . พิพิธภัณฑ์ประวัติศาสตร์คอมพิวเตอร์ . สืบค้นเมื่อ6 กรกฎาคม 2019 .
  21. ^ a b Sah, Chih-Tang ; วานลาส, แฟรงค์ (1963). ลอจิกนาโนวัตต์โดยใช้ไตรโอดเซมิคอนดักเตอร์เมทัลออกไซด์ที่เป็นโลหะออกไซด์ ค.ศ. 1963 การประชุมวงจรโซลิดสเตตนานาชาติของ IEEE สรุปเอกสารทางเทคนิค ฉบับที่ หก. น. 32–33. ดอย : 10.1109/ISSCC.1963.1157450 .
  22. ^ "วงจรเอฟเฟกต์ภาคสนามเสริมกำลังสแตนด์บายต่ำ" (PDF )
  23. ^ โลเจ็ก, โบ (2007). ประวัติวิศวกรรมเซมิคอนดักเตอร์ . สปริงเกอร์. หน้า 330. ISBN 9783540342588.
  24. ^ กิลเดอร์, จอร์จ (1990). พิภพเล็ก: การปฏิวัติควอนตัมในเศรษฐศาสตร์และเทคโนโลยี ไซมอน และ ชูสเตอร์ . หน้า  144 –5. ISBN 9780671705923.
  25. ^ "1972 ถึง 1973: วงจร CMOS LSI สำหรับเครื่องคิดเลข (Sharp and Toshiba)" (PDF ) พิพิธภัณฑ์ประวัติศาสตร์เซมิคอนดักเตอร์ของญี่ปุ่น เก็บถาวรจากต้นฉบับ(PDF)เมื่อ 2019-07-06 . สืบค้นเมื่อ5 กรกฎาคม 2019 .
  26. ^ "ต้นทศวรรษ 1970: วิวัฒนาการของวงจร CMOS LSI สำหรับนาฬิกา" (PDF ) พิพิธภัณฑ์ประวัติศาสตร์เซมิคอนดักเตอร์ของญี่ปุ่น เก็บถาวรจากต้นฉบับ(PDF)เมื่อวันที่ 6 กรกฎาคม 2562 . สืบค้นเมื่อ6 กรกฎาคม 2019 .
  27. อรรถเป็น "เต่าแห่งทรานซิสเตอร์ชนะการแข่งขัน - CHM Revolution " พิพิธภัณฑ์ประวัติศาสตร์คอมพิวเตอร์ . สืบค้นเมื่อ22 กรกฎาคม 2019 .
  28. ^ a b c d Kuhn, Kelin (2018). "CMOS และ Beyond CMOS: ความท้าทายในการปรับขนาด" . วัสดุที่มีความคล่องตัวสูงสำหรับการใช้งาน CMOS สำนักพิมพ์วูดเฮด . หน้า 1. ISBN 9780081020623.
  29. ^ "CDP 1800 μP มีวางจำหน่ายทั่วไป" (PDF ) ไมโครคอมพิวเตอร์ไดเจสต์ 2 (4): 1–3. ตุลาคม 2518 เก็บถาวรจากต้นฉบับ(PDF)เมื่อ 2019-09-23 . สืบค้นเมื่อ2019-07-22 .
  30. ^ "ซิลิกอนเกต MOS 2102A" . อินเทล_ สืบค้นเมื่อ27 มิถุนายน 2019 .
  31. ^ a b "รายการตามลำดับเวลาของผลิตภัณฑ์ Intel ผลิตภัณฑ์จัดเรียงตามวันที่" (PDF ) พิพิธภัณฑ์อินเทล อินเทล คอร์ปอเรชั่น. กรกฎาคม 2548 เก็บถาวรจากต้นฉบับ(PDF)เมื่อ 9 สิงหาคม 2550 . สืบค้นเมื่อ31 กรกฎาคม 2550 .
  32. มาสุฮาระ, โทชิอากิ; มินาโตะ, โอซามุ; ซาซากิ, โทชิโอะ; ซาไก, โยชิโอะ; คูโบะ มาซาฮารุ; ยาซุย โทคุมะสะ (กุมภาพันธ์ 2521) RAM แบบสแตติก 4K แบบ Hi-CMOS ความเร็วสูงและกำลังต่ำ 1978 การประชุมวงจรโซลิดสเตตนานาชาติของ IEEE สรุปเอกสารทางเทคนิค ฉบับที่ XXI หน้า 110–111. ดอย : 10.1109/ISSCC.1978.1155749 . S2CID 30753823 . 
  33. มาสุฮาระ, โทชิอากิ; มินาโตะ, โอซามุ; ซาไก, โยชิ; ซาซากิ, โทชิโอะ; คูโบะ มาซาฮารุ; ยาซุย โทคุมะสะ (กันยายน 2521) "อุปกรณ์และวงจร Hi-CMOS ช่องสัญญาณสั้น" . ESSCIRC 78: การประชุม European Solid State Circuits ครั้งที่ 4 - สรุปเอกสารทางเทคนิค : 131–2
  34. อรรถa b เกโลว์ เจฟฟรีย์ คาร์ล (10 สิงหาคม 1990) "ผลกระทบของเทคโนโลยีการประมวลผลต่อการออกแบบ DRAM Sense Amplifier" (PDF ) สถาบันเทคโนโลยีแมสซาชูเซตส์ . หน้า 149–166. hdl : 1721.1/61805/23264695-MIT . สืบค้นเมื่อ25 มิถุนายน 2019 – ผ่านCORE .
  35. อรรถเป็น "ผู้รับรางวัล IEEE Andrew S. Grove " รางวัล IEEE Andrew S. Grove สถาบันวิศวกรไฟฟ้าและอิเล็กทรอนิกส์. สืบค้นเมื่อ4 กรกฎาคม 2019 .
  36. ดาวารี, บิจาน; และคณะ (1988). "เทคโนโลยี CMOS ประสิทธิภาพสูง 0.25 ไมโครเมตร" การประชุมอุปกรณ์อิเล็กตรอนระหว่างประเทศ ดอย : 10.1109/IEDM.1988.32749 . S2CID 114078857 . 
  37. ^ a b "หน่วยความจำ" . STOL (เทคโนโลยีเซมิคอนดักเตอร์ออนไลน์) . สืบค้นเมื่อ25 มิถุนายน 2019 .
  38. ซันดู คุรเทจ; Doan, Trung T. (22 สิงหาคม 2544). "อุปกรณ์และวิธีการยาสลบชั้นอะตอม" . สิทธิบัตร ของGoogle สืบค้นเมื่อ5 กรกฎาคม 2019 .
  39. ^ "โตชิบาและโซนี่สร้างความก้าวหน้าครั้งสำคัญในเทคโนโลยีกระบวนการผลิตเซมิคอนดักเตอร์ " โตชิบา . 3 ธันวาคม 2545 . สืบค้นเมื่อ26 มิถุนายน 2019 .
  40. ^ "A Banner Year: TSMC Annual Report 2004" (PDF) . ที เอสเอ็ มซี. สืบค้นเมื่อ5 กรกฎาคม 2019 .
  41. ^ "ตลาดทั่วโลก FinFET เทคโนโลยี 2024 การวิเคราะห์การเจริญเติบโตโดยผู้ผลิต, ภูมิภาค, ประเภทและการประยุกต์ใช้การวิเคราะห์พยากรณ์" การวางแผนทางการเงิน 3 กรกฎาคม 2562 . สืบค้นเมื่อ6 กรกฎาคม 2019 .
  42. ^ "สำเนาที่เก็บถาวร" (PDF) . ที่เก็บไว้จากเดิม(PDF)บน 2011/12/09 สืบค้นเมื่อ2011-11-25 . {{cite web}}: CS1 maint: สำเนาที่เก็บถาวรเป็นชื่อ ( ลิงก์ )
  43. มาร์ติเนซ, ALH; Khursheed, S.; Rossi, D. (2020). "ใช้ประโยชน์จาก CMOS Aging เพื่อการออกแบบไมโครอิเล็กทรอนิกส์ที่มีประสิทธิภาพ" 2020 IEEE 26th International Symposium on-Line Testing and Robust System Design (IOLTS) . หน้า 1-4. ดอย : 10.1109/IOLTS50870.2020.9159742 . ISBN 978-1-7281-8187-5. S2CID  225582202 .
  44. มอยซีฟ, คอนสแตนติน; Kolodny, Avinoam; Wimer, Shmuel (กันยายน 2551) "การจัดลำดับสัญญาณที่เหมาะสมที่สุดโดยคำนึงถึงเวลา" ACM ทรานส์ เดส ออโตม. อิเล็กตรอน. ระบบ . 13 (4). ข้อ 65. CiteSeerX 10.1.1.222.9211 . ดอย : 10.1145/1391962.1391973 . S2CID 18895687 .  
  45. ^ ภาพรวมที่ดีของวิธีการรั่วไหลและการลดลงมีอธิบายไว้ในหนังสือ Leakage in Nanometer CMOS Technologies Archived 2011-12-02 ที่Wayback Machine ISBN 0-387-25737-3 
  46. อรรถเป็น โอนีล เอ. (2008) "Asad Abidi ได้รับการยอมรับให้ทำงานใน RF-CMOS" จดหมาย ข่าวสมาคม IEEE Solid-State Circuits Society 13 (1): 57–58. ดอย : 10.1109/N-SSC.2008.4785694 . ISSN 1098-4232 . 
  47. ^ ดาเนชราด บาบาล; เอลทาวิล, อาเหม็ด เอ็ม. (2002). "เทคโนโลยีวงจรรวมสำหรับการสื่อสารไร้สาย". เทคโนโลยีเครือข่ายมัลติมีเดียไร้สาย ซีรีส์นานาชาติด้านวิศวกรรมและวิทยาการคอมพิวเตอร์ สปริงเกอร์สหรัฐอเมริกา 524 : 227–244. ดอย : 10.1007/0-306-47330-5_13 . ISBN 0-7923-8633-7.
  48. ^ เฉิน ไหวไค่ (2018). คู่มือ VLSI ซีอาร์ซี เพรส . หน้า 60–2. ISBN 9781420005967.
  49. มอร์กาโด อลอนโซ; ริโอ, โรซิโอ เดล; โรซา, โฮเซ่ เอ็ม เดอ ลา (2011). นาโนเมตร CMOS Sigma-Delta Modulators สำหรับวิทยุที่ กำหนดโดยซอฟต์แวร์ สปริงเกอร์. หน้า 1. ISBN 9781461400370.
  50. วีนดริก, แฮร์รี่ เจเอ็ม (2017). นาโนเมตร CMOS ICs: จากพื้นฐานสู่ ASIC สปริงเกอร์. หน้า 243. ISBN 9783319475974.
  51. ^ ณัฐวัฒน์ ล.; Zargari, M .; สมวาติ, เอช.; เมธา ส.; Kheirkhaki, A.; เฉิน, ป.; ก้อง, ก.; Vakili-Amini, B.; ฮวัง เจ.; เฉิน, ม.; Terrovitis, M .; Kaczynski, บี.; Limotyrakis, S.; แม็ค, ม.; กัน, เอช.; ลี, ม.; Abdollahi-Alibeik, B.; เบย์เทกิ้น, บี.; โอโนเดระ, เค.; เมนดิส, เอส.; ช้าง, อ.; เจน, เอส.; ซู, ดี.; Wooley, B. "20.2: Dual-band CMOS MIMO Radio SoC สำหรับ IEEE 802.11n Wireless LAN" (PDF ) เว็บโฮ ติ้งหน่วยงาน IEEE อี อีอีสืบค้นเมื่อ22 ตุลาคม 2559 .
  52. โอลสไตน์, แคเธอรีน (ฤดูใบไม้ผลิ 2008). Abidi รับรางวัล IEEE Person Award ที่ ISSCC 2008 SSCC: ข่าวสมาคมวงจรโซลิดสเตตของ IEEE 13 (2): 12. ดอย : 10.1109/N-SSC.2008.4785734 . S2CID 30558989 . 
  53. ^ Oliveira, Joao; Goes, João (2012). การขยายสัญญาณอนาล็อกแบบพาราเมตริกใช้ กับเทคโนโลยี Nanoscale CMOS สปริงเกอร์. หน้า 7. ISBN 9781461416708.
  54. ^ "Infineon Hits Bulk-CMOS RF Switch Milestone" . EE Times (ใน en-PH) 20 พฤศจิกายน 2561 . สืบค้นเมื่อ26 ตุลาคม 2019 .{{cite news}}: CS1 maint: ภาษาที่ไม่รู้จัก ( ลิงค์ )
  55. Edwards C., "Temperature control", Engineering & Technology 26 กรกฎาคม – 8 สิงหาคม 2008, IET
  56. มัวร์เฮด, แพทริก (15 มกราคม 2552) "ทำลายสถิติกับมังกรและฮีเลียมในทะเลทรายลาสเวกัส " blogs.amd.com/patmoorhead เก็บถาวรจากต้นฉบับเมื่อ 15 กันยายน 2553 . สืบค้นเมื่อ 2009-09-18 .
  57. ^ คลาร์ก ดีที; แรมเซย์ EP; เมอร์ฟี เออี; สมิธ ดา; ทอมป์สัน, โรบิน.เอฟ.; หนุ่ม RAR; คอร์แมค เจดี; จู, C.; Finney, S.; เฟล็ทเชอร์, เจ. (2011). "วงจรรวม CMOS ซิลิกอนคาร์ไบด์อุณหภูมิสูง" ฟอรั่มวัสดุศาสตร์ . 679–680: 726–729. ดอย : 10.4028/www.scientific.net/msf.679-680.726 . S2CID 110071501 . 
  58. ^ แมนทูธ อลัน; เซตเตอร์ลิง, คาร์ล-มิคาเอล; Rusu, Ana (28 เมษายน 2021). "วิทยุที่เราส่งไปนรกได้: วงจรวิทยุซิลิคอนคาร์ไบด์สามารถรับความร้อนจากภูเขาไฟของดาวศุกร์ได้ " IEEEสเปกตรัม
  59. ^ ประติ อี.; De Michielis, ม.; เบลลี, ม.; ค็อคโค เอส.; Fanciulli, ม.; Kotekar-Patil, D.; รัฟฟ์, ม.; เคอร์น DP; วาราม ดา; Verduijn, J.; เทตทามันซี GC; Rogge, เอส.; โรช, บี.; Wacquez, R.; เยล, X.; Vinet, ม.; Sanquer, M. (2012). "ขีดจำกัดอิเล็กตรอนน้อยของทรานซิสเตอร์อิเล็กตรอนเดี่ยวเซมิคอนดักเตอร์โลหะออกไซด์ชนิด n" นาโนเทคโนโลยี . 23 (21): 215204. arXiv : 1203.4811 . รหัส: 2012Nanot..23u5204P . ดอย : 10.1088/0957-4484/23/21/215204 . PMID 22552118 . S2CID 206063658 .  

อ่านเพิ่มเติม

ลิงค์ภายนอก