ワード(コンピュータアーキテクチャ)

ウィキペディアから、無料の百科事典
ナビゲーションにジャンプ 検索にジャンプ

コンピューティングでは、単語は特定のプロセッサ設計で使用されるデータの自然な単位です。ワードは、命令セットまたはプロセッサのハードウェアによって1つの単位として処理される固定サイズのデータ​​です。ワードのビットワードサイズワード幅、またはワード長)は、特定のプロセッサ設計またはコンピュータアーキテクチャの重要な特性です。

単語のサイズは、コンピューターの構造と操作の多くの側面に反映されます。プロセッサのレジスタの大部分は通常ワードサイズであり、1回の操作でワーキングメモリとの間で転送できる最大のデータは、多くの(すべてではない)アーキテクチャのワードです。メモリ内の場所を指定するために使用される可能な最大のアドレスサイズは、通常、ハードウェアワードです(ここで、「ハードウェアワード」は、使用される他の定義とは対照的に、プロセッサのフルサイズのナチュラルワードを意味します)。

固定ワードサイズのコンピュータのドキュメントでは、一般に、バイトや文字ではなくワードでメモリサイズが示されています。通常、1024ワード(2 10 )を意味するキロワード(KW)や1,048,576ワード(2 20 )を意味するメガワード(MW)などの用語が使用されていました。8ビットバイトとバイトアドレス指定可能性の標準化により、メモリサイズをバイト、キロバイト、およびメガバイトで表すことが標準になりました。

初期のコンピューターのいくつか(および最近のコンピューターのいくつか)は、通常、10進数または12桁のワードサイズを持つプレーンバイナリではなく、2進化10進数を使用一部初期10進数コンピューターには固定ワード長がまったくありませんでした。初期のバイナリシステムは、6ビットの倍数のワード長を使用する傾向があり、36ビットワードはメインフレームコンピュータで特に一般的でした。ASCIIの導入により、ワード長が8ビットの倍数であるシステムに移行しました。1970年代には16ビットマシンが普及し、その後32ビットまたは64ビットの最新のプロセッサに移行しました。[1]のような特別な目的のデザインデジタルシグナルプロセッサは、4〜80ビットの任意のワード長を持つことができます。[1]

以前のコンピューターとの下位互換性のために、単語のサイズが予想と異なる場合があります。複数の互換性のあるバリエーションまたはプロセッサフ​​ァミリが共通のアーキテクチャと命令セットを共有しているが、ワードサイズが異なる場合、それらのドキュメントとソフトウェアは、違いに対応するために表記が複雑になる可能性があります(以下のサイズファミリを参照)。

言葉の使い方

コンピュータの構成方法によっては、ワードサイズの単位を次の目的で使用できます。

固定小数点数
固定小数点(通常は整数)のホルダーは、1つまたは複数の異なるサイズで使用できますが、使用可能なサイズの1つはほとんどの場合単語です。他のサイズがある場合は、ワードサイズの倍数または分数になる可能性があります。小さいサイズは通常、メモリを効率的に使用するためにのみ使用されます。プロセッサにロードされると、それらの値は通常、より大きなワードサイズのホルダーに入ります。
浮動小数点数
浮動小数点数値のホルダーは、通常、単語または単語の倍数のいずれかです。
住所
メモリアドレスのホルダーは、必要な値の範囲を表現できるサイズである必要がありますが、大きすぎないようにする必要があります。そのため、使用されるサイズはワードであることがよくありますが、ワードサイズの倍数または小数にすることもできます。
レジスター
プロセッサレジスタは、整数、浮動小数点数、アドレスなど、保持するデータのタイプに適したサイズで設計されています。多くのコンピュータアーキテクチャは、複数の表現でデータを格納できる汎用レジスタを使用しています。
メモリ-プロセッサ転送
プロセッサがメモリサブシステムからレジスタに読み込んだり、レジスタの値をメモリに書き込んだりする場合、転送されるデータの量は多くの場合ワードです。歴史的に、1サイクルで転送できるこのビット量は、一部の環境(Bull GAMMA 60  [ fr ]など)ではカテナとも呼ばれていました。[2] [3]単純なメモリサブシステムでは、ワードはメモリデータバスを介して転送されます。メモリデータバスは通常、ワードまたはハーフワードの幅を持っています。キャッシュを使用するメモリサブシステムでは、ワードサイズの転送はプロセッサと最初のレベルのキャッシュの間の転送です。メモリ階層の下位レベルで 通常、より大きな転送(ワードサイズの倍数)が使用されます。
アドレス解決の単位
特定のアーキテクチャでは、連続するアドレス値は連続するメモリユニットを示します。この単位は、アドレス解決の単位です。ほとんどのコンピューターでは、単位は文字(バイトなど)または単語のいずれかです。(一部のコンピューターはビット解像度を使用しています。)単位がワードの場合、個々の文字にアクセスするための複雑さが増す代わりに、特定のサイズのアドレスを使用してより多くのメモリにアクセスできます。一方、単位がバイトの場合、個々の文字をアドレス指定できます(つまり、メモリ操作中に選択されます)。
手順
マシン命令は通常、 RISCアーキテクチャなどのアーキテクチャのワードのサイズ、またはその一部である「char」サイズの倍数です。命令とデータは通常同じメモリサブシステムを共有するため、これは当然の選択です。ハーバードアーキテクチャでは、命令とデータは異なるメモリに格納されるため、命令とデータのワードサイズを関連付ける必要はありません。たとえば、1ESS電子電話交換機のプロセッサには37ビットの命令と23ビットのデータワードがありました。

ワードサイズの選択

コンピュータアーキテクチャを設計する場合、ワードサイズの選択は非常に重要です。特定の用途(アドレスなど)で特定のビットグループサイズを推奨する設計上の考慮事項があり、これらの考慮事項は、用途ごとに異なるサイズを示しています。ただし、設計における経済性の考慮により、1つのサイズ、または倍数または分数(約数)によってプライマリサイズに関連付けられるごく少数のサイズが強く求められます。その優先サイズがアーキテクチャのワードサイズになります。

文字サイズは、以前は(事前可変サイズの文字エンコード)、アドレス解像度の単位とワードサイズの選択に影響を与えていました。1960年代半ば以前は、文字はほとんどの場合6ビットで格納されていました。これは64文字以下であるため、アルファベットは大文字に制限されていました。ワードサイズを文字サイズの倍数にすることは時間と空間において効率的であるため、この期間のワードサイズは通常6ビットの倍数でした(バイナリマシンの場合)。その場合、一般的な選択は36ビットワードでした。これは、浮動小数点形式の数値プロパティにも適したサイズです。

8ビット文字を使用し、小文字をサポートするIBM System / 360設計の導入後、文字の標準サイズ(より正確には1バイト)は8ビットになりました。その後のワードサイズは当然8ビットの倍数であり、16、32、および64ビットが一般的に使用されていました。

可変単語アーキテクチャ

初期の機械設計には、可変語長と呼ばれることが多いものを使用したものが含まれていましたこのタイプの編成では、数値オペランドの長さは固定されていませんが、ワードマークと呼ばれることが多い特別なマークが付いた文字が検出されたときに、その末尾が検出されました。このようなマシンでは、数値に2進化10進数を使用することがよくありました。このクラスのマシンには、IBM 702IBM 705IBM 7080IBM 7010UNIVAC 1050IBM 1401、およびIBM1620が含まれていました。

これらのマシンのほとんどは、一度に1ユニットのメモリで動作し、各命令またはデータは数ユニットの長さであるため、各命令はメモリにアクセスするためだけに数サイクルかかります。このため、これらのマシンは非常に遅いことがよくあります。たとえば、IBM 1620モデルIでの命令フェッチは、命令の12桁を読み取るためだけに8サイクルかかります(モデルIIはこれを6サイクルに減らし、命令が両方のアドレス・フィールドを必要としない場合は4サイクルに減らしました)。命令の実行には、オペランドのサイズに応じて、完全に可変のサイクル数がかかりました。

ワード、ビット、バイトアドレス指定

アーキテクチャのメモリモデルは、ワードサイズの影響を強く受けます。特に、メモリアドレスの解像度、つまりアドレスで指定できる最小単位がワードとして選択されることがよくあります。このアプローチでは、ワードアドレス可能マシンアプローチでは、アドレス値が1つ異なると、隣接するメモリワードが指定されます。これは、ほとんどの場合ワード(または複数ワード)単位で処理するマシンでは当然のことであり、命令が最小サイズのフィールドを使用してアドレスを含めることができるという利点があります。これにより、命令サイズを小さくしたり、命令の種類を増やしたりできます。

バイト処理がワークロードの重要な部分である場合、アドレス解決の単位として、ワードではなくバイトを使用する方が通常は有利です。1つ異なるアドレス値は、メモリ内の隣接バイトを示します。これにより、文字列内の任意の文字を簡単にアドレス指定できます。ワードは引き続きアドレス指定できますが、使用するアドレスには、ワード解決の代替手段よりも数ビット多く必要です。ワードサイズは、この組織の文字サイズの整数倍である必要があります。このアドレス指定アプローチはIBM360で使用されており、それ以降に設計されたマシンで最も一般的なアプローチとなっています。

ワークロードにさまざまなサイズのフィールドの処理が含まれる場合、ビットにアドレス指定すると有利な場合があります。ビットアドレス指定のあるマシンには、プログラマー定義のバイトサイズを使用するいくつかの命令と、固定データサイズで動作する他の命令がある場合があります。例として、IBM 7030 [4]( "Stretch")では、浮動小数点命令はワードのみをアドレス指定できますが、整数算術命令は1〜64ビットのフィールド長、1〜8ビットのバイトサイズ、および0〜127ビットのアキュムレータオフセット。

ストレージ間(SS)命令を使用するバイトアドレス指定可能なマシンには、通常、1つまたは複数のバイトを任意の場所から別の場所にコピーするための移動命令があります。SS命令のないバイト指向(バイトアドレス可能)マシンでは、通常、1つのバイトをある任意の場所から別の場所に移動します。

  1. ソースバイトをロードする
  2. 結果をターゲットバイトに保存します

ワード指向のマシンでは、2つの方法のいずれかで個々のバイトにアクセスできます。バイトは、レジスタ内のシフト操作とマスク操作の組み合わせによって操作できます。ある任意の場所から別の場所に1バイトを移動するには、次と同等のものが必要になる場合があります。

  1. ソースバイトを含むワードをロードします
  2. ソースワードをシフトして、目的のバイトをターゲットワードの正しい位置に揃えます
  3. ANDソースワードとマスクを使用して、必要なビットを除くすべてをゼロにします
  4. ターゲットバイトを含むワードをロードします
  5. ANDターゲットバイトをゼロにするためのマスク付きのターゲットワード
  6. または、ソースバイトを挿入するためのソースワードとターゲットワードを含むレジスタ
  7. 結果をターゲットの場所に保存します

あるいは、多くのワード指向マシンは、レジスタまたはメモリ内の特別なバイトポインタを使用する命令でバイト演算を実装します。たとえば、PDP-10バイトポインタには、ビット単位のバイトサイズ(異なるサイズのバイトにアクセスできるようにする)、ワード内のバイトのビット位置、およびデータのワードアドレスが含まれていました。命令は、たとえば、ロードおよびデポジット(ストア)操作で、次のバイトへのポインターを自動的に調整できます。

2の累乗

さまざまな量のメモリを使用して、さまざまな精度でデータ値を格納します。一般的に使用されるサイズは、通常、アドレス解決の単位(バイトまたはワード)の2倍の累乗です。配列内のアイテムのインデックスをアイテムのメモリアドレスオフセットに変換するには、乗算ではなくシフト操作のみが必要です。場合によっては、この関係によって除算演算の使用を回避することもできます。その結果、最新のコンピューター設計のほとんどは、バイトのサイズの2倍のワードサイズ(およびその他のオペランドサイズ)を持っています。

サイズファミリー

コンピュータの設計がより複雑になるにつれて、アーキテクチャに対する単一のワードサイズの中心的な重要性は低下しました。より高性能なハードウェアはさまざまなサイズのデータ​​を使用できますが、市場の力により、プロセッサの機能を拡張しながら下位互換性を維持するよう圧力がかかります。その結果、新しいデザインの中心的なワードサイズであった可能性があるものが、下位互換性のあるデザインの元のワードサイズの代替サイズとして共存する必要があります。元のワードサイズは、将来のデザインでも引き続き使用可能であり、サイズファミリの基礎を形成します。

1970年代半ば、DECはVAXを16ビットPDP-11の32ビット後継機として設計しました彼らは16ビットの量にワードを使用しましたが、ロングワードは32ビットの量を指しました。これは、メモリをアドレス指定する自然単位がワードと呼ばれ、ワードの半分の量がハーフワードと呼ばれる以前のマシンとは対照でしこのスキームに適合する場合、VAXクアッドワードは64ビットです。彼らはこの単語/ロングワード/クワッドワードの用語を64ビットのAlphaで続けました。

もう1つの例はx86ファミリで、3つの異なるワード長(16ビット、後の32ビットおよび64ビット)のプロセッサがリリースされていますが、ワードは引き続き16ビット量を指定しています。ソフトウェアは日常的にある単語の長さから次の単語の長さに移植されるため、一部のAPIおよびドキュメントでは、ソフトウェアがコンパイルされるCPUの完全な単語の長さよりも古い(したがって短い)単語の長さを定義または参照しています。また、多くのプログラムでバイトが小さい数値に使用される方法と同様に、短いワード(16ビットまたは32ビット)は、広いワードの範囲が必要ない状況で使用される場合があります(特に、これによりスタックスペースまたはキャッシュを大幅に節約できます)。メモリスペース)。たとえば、MicrosoftのWindows APIAPIは32ビットまたは64ビットのx86プロセッサで使用でき、標準のワードサイズはそれぞれ32ビットまたは64ビットであるにもかかわらず、WORDのプログラミング言語定義を16ビットとして維持します。このような異なるサイズのワードを含むデータ構造では、それぞれWORD(16ビット/ 2バイト)、DWORD(32ビット/ 4バイト)、QWORD(64ビット/ 8バイト)と呼ばれます。同様の現象がIntelのx86アセンブリ言語で発生しました–命令セットでさまざまなサイズ(および下位互換性)がサポートされているため、一部の命令ニーモニックには、「double-」、「quad-」、または「double-quad-」を表す「d」または「q」識別子があります。アーキテクチャの元の16ビットワードサイズに関して。

一般に、新しいプロセッサは、古いプロセッサとバイナリ互換性を持たせるために、古いプロセッサと同じデータワード長と仮想アドレス幅を使用する必要があります。

多くの場合、慎重に記述されたソースコード(ソースコードの互換性ソフトウェアの移植性を念頭に置いて記述されています)は、データワード長やアドレス幅、あるいはその両方が異なるプロセッサでも、さまざまなプロセッサで実行できるように再コンパイルできます。

ワードサイズの表

キー:ビット:ビット、d:10進数w:アーキテクチャのワードサイズ、n:可変サイズ
コンピュータ
アーキテクチャ
ワードサイズw 整数
サイズ
浮動小数点
サイズ
命令
サイズ

アドレス解決 の単位
文字サイズ
1837年 バベッジ
分析エンジン
50日 w 異なる機能のために5つの異なるカードが使用されましたが、カードの正確なサイズは不明です。 w
1941年 Zuse Z3 22ビット w 8ビット w
1942年 ABC 50ビット w
1944年 ハーバードマークI 23日 w 24ビット
1946
(1948)
{1953}
ENIAC
(w /パネル#16 [5]
{w /パネル#26 [6] }
10日 w、2 w
(w)
{w}

(2 d、4 d、6 d、8 d)
{2 d、4 d、6 d、8 d}


{w}
1948年 マンチェスターベイビー 32ビット w w w
1951年 UNIVAC I 12日 w 1⁄2 w _ _ w 1日
1952年 IASマシン 40ビット w 1⁄2 w _ _ w 5ビット
1952年 高速ユニバーサルデジタルコンピュータM-2 34ビット w? w 34ビット= 4ビットオペコードと3×10ビットアドレス 10ビット
1952年 IBM 701 36ビット 1⁄2 w w _ _ 1⁄2 w _ _ 1⁄2 w w _ _ 6ビット
1952年 UNIVAC 60 n d 1 d、... 10 d 2 d、3 d
1952年 ARRA I 30ビット w w w 5ビット
1953年 IBM 702 n d 0 d、... 511 d 5日 d 1日
1953年 UNIVAC 120 n d 1 d、... 10 d 2 d、3 d
1953年 ARRA II 30ビット w 2ワット 1⁄2 w _ _ w 5ビット
1954
(1955)
IBM 650
IBM 653付き)
10日 w
(w)
w w 2日
1954年 IBM 704 36ビット w w w w 6ビット
1954年 IBM 705 n d 0 d、... 255 d 5日 d 1日
1954年 IBM NORC 16日 w w、2 w w w
1956年 IBM 305 n d 1 d、... 100 d 10日 d 1日
1956年 ARMAC 34ビット w w 1⁄2 w _ _ w 5ビット、6ビット
1957年 オートネティクスリコンプI 40ビット w、79ビット、8 d、15 d 1⁄2 w _ _ 1⁄2 w w _ _ 5ビット
1958年 UNIVAC II 12日 w 1⁄2 w _ _ w 1日
1958年 セージ 32ビット 1⁄2 w _ _ w w 6ビット
1958年 Autonetics Recomp II 40ビット w、79ビット、8 d、15 d 2ワット 1⁄2 w _ _ 1⁄2 w w _ _ 5ビット
1958年 セトゥン トリット(〜9.5ビット)[a] 最大6 トリテ 最大3トリット 4トリット
1958年 Electrologica X1 27ビット w 2ワット w w 5ビット、6ビット
1959年 IBM 1401 n d 1 d、..。 1 d、2 d、4 d、5 d、7 d、8 d d 1日
1959
(TBD)
IBM 1620 n d 2 d、..。
(4 d、... 102 d)
12日 d 2日
1960年 LARC 12日 w、2 w w、2 w w w 2日
1960年 CDC 1604 48ビット w w 1⁄2 w _ _ w 6ビット
1960年 IBM 1410 n d 1 d、..。 1 d、2 d、6 d、7 d、11 d、12 d d 1日
1960年 IBM 7070 10日 w w w w、d 2日
1960年 PDP-1 18ビット w w w 6ビット
1960年 エリオット803 39ビット
1961年 IBM 7030
(ストレッチ)
64ビット 1ビット、... 64ビット、
1 d、... 16 d
w 1⁄2 w w _ _ b 1⁄2 ww _ 1ビット、... 8ビット
1961年 IBM 7080 n d 0 d、... 255 d 5日 d 1日
1962年 GE-6xx 36ビット w、2 w w、2 w、80ビット w w 6ビット、9ビット
1962年 UNIVAC III 25ビット w、2 w、3 w、4 w、6 d、12 d w w 6ビット
1962年 オートネティクスD-17B
ミニッツマンIガイダンスコンピューター
27ビット 11ビット、24ビット 24ビット w
1962年 UNIVAC 1107 36ビット 1⁄6 w 1⁄3 w 1⁄2 w w _ _ _ _ _ _ w w w 6ビット
1962年 IBM 7010 n d 1 d、..。 1 d、2 d、6 d、7 d、11 d、12 d d 1日
1962年 IBM 7094 36ビット w w、2 w w w 6ビット
1962年 SDS9シリーズ 24ビット w 2ワット w w
1963
(1966)
アポロガイダンスコンピュータ 15ビット w w、2 w w
1963年 サターン打ち上げ機デジタルコンピュータ 26ビット w 13ビット w
1964/1966 PDP-6 / PDP-10 36ビット w w、2 w w w 6ビット、9ビット(標準)
1964年 巨人 48ビット w w w w w
1964年 CDC 6600 60ビット w w 1⁄4 w 1⁄2 w _ _ _ _ w 6ビット
1964年 オートネティクスD-37C
ミニットマンIIガイダンスコンピュータ
27ビット 11ビット、24ビット 24ビット w 4ビット、5ビット
1965年 ジェミニガイダンスコンピューター 39ビット 26ビット 13ビット 13ビット、26 -少し
1965年 IBM 360 32ビット 1⁄2 w w 1 d 、
... 16 d
w、2 w 1⁄2 w w 1 1⁄2 w _ _ _ 8ビット 8ビット
1965年 UNIVAC 1108 36ビット 1⁄6 w 1⁄4 w 1⁄3 w 1⁄2 w w 2 w _ _ _ _ _ _ _ w、2 w w w 6ビット、9ビット
1965年 PDP-8 12ビット w w w 8ビット
1965年 Electrologica X8 27ビット w 2ワット w w 6ビット、7ビット
1966年 SDSシグマ7 32ビット 1⁄2 w w _ _ w、2 w w 8ビット 8ビット
1969年 Four-Phase Systems AL1 8ビット w
1970年 MP944 20ビット w
1970年 PDP-11 16ビット w 2 w、4 w w、2 w、3 w 8ビット 8ビット
1971年 TMS1802NC 4ビット w
1971年 Intel 4004 4ビット w、d 2 w、4 w w
1972年 Intel 8008 8ビット w、2 d w、2 w、3 w w 8ビット
1972年 Calcomp 900 9ビット w w、2 w w 8ビット
1974 Intel 8080 8ビット w、2 w、2 d w、2 w、3 w w 8ビット
1975 ILLIAC IV 64ビット w w1⁄2 w _ _ w w
1975 モトローラ6800 8ビット w、2 d w、2 w、3 w w 8ビット
1975 MOSTech。6501 MOSTech
6502
8ビット w、2 d w、2 w、3 w w 8ビット
1976年 Cray-1 64ビット 24ビット、w w 1⁄4 w 1⁄2 w _ _ _ _ w 8ビット
1976年 Zilog Z80 8ビット w、2 w、2 d w、2 w、3 w、4 w、5 w w 8ビット
1978
(1980)
16ビットx86Intel 8086
(浮動小数点付き:Intel 8087
16ビット 1⁄2 w w 2 d
(2 w、4 w、5 w、17 d)
1⁄2 w w... 7 w 8ビット 8ビット
1978年 VAX 32ビット 1⁄4 w 1⁄2 ww 1 d 、... 31 d、 1ビット、... 32ビット w、2 w 1⁄4 w ... 14 1⁄4 w _ _ 8ビット 8ビット
1979
(1984)
Motorola 68000シリーズ
(浮動小数点付き)
32ビット 1⁄4 w 1⁄2 w w 2 d _ _
w 2 w2 1⁄2 w
1⁄2 w w ... 7 1⁄2 w _ _ 8ビット 8ビット
1985年 IA-32Intel 80386)(浮動小数点付き) 32ビット 1⁄4 w 1⁄2 w w _ _ _ _
w、2 w、80ビット)
8ビット、... 120ビット1⁄4 w ... 3 3⁄4 w
8ビット 8ビット
1985年 ARMv1 32ビット 1⁄4 w w _ _ w 8ビット 8ビット
1985年 MIPS I 32ビット 1⁄4 w 1⁄2 w w _ _ _ _ w、2 w w 8ビット 8ビット
1991 クレイC90 64ビット 32ビット、w w 1⁄4 w 1⁄2 w48ビット _ _ w 8ビット
1992 アルファ 64ビット 8ビット1⁄4 w1⁄2 w w _ _ 1⁄2 w w _ _ 1⁄2 w _ _ 8ビット 8ビット
1992 PowerPC 32ビット 1⁄4 w 1⁄2 w w _ _ _ _ w、2 w w 8ビット 8ビット
1996年 ARMv4
Thumb付き)
32ビット 1⁄4 w 1⁄2 w w _ _ _ _ w
1⁄2 ww_ _
8ビット 8ビット
2000 IBM z / Architecture
(ベクトル機能付き)
64ビット 1⁄4 w 1⁄2 ww 1 d ... 31 d
1⁄2 w w 2 w _ 1⁄4 w 1⁄2 w 3⁄4 w _ _ _ _ _ _ 8ビット 8ビット、UTF-16UTF-32
2001年 IA-64 64ビット 8ビット1⁄4 w1⁄2 w w _ _ 1⁄2 w w _ _ 41ビット 8ビット 8ビット
2001年 ARMv6
(VFP付き)
32ビット 8ビット1⁄2 ww
(w、2w)
1⁄2 w w _ _ 8ビット 8ビット
2003年 x86-64 64ビット 8ビット1⁄4 w1⁄2 w w _ _ 1⁄2 ww 80ビット 8ビット、... 120ビット 8ビット 8ビット
2013年 ARMv8-AおよびARMv9-A 64ビット 8ビット1⁄4 w1⁄2 w w _ _ 1⁄2 w w _ _ 1⁄2 w _ _ 8ビット 8ビット
コンピュータ
アーキテクチャ
ワードサイズw 整数
サイズ
浮動小数点
サイズ
命令
サイズ

アドレス解決 の単位
文字サイズ
キー:ビット:ビット、d:10進数、w:アーキテクチャのワードサイズ、n:可変サイズ

[7] [8]

も参照してください

メモ

  1. ^ 同等のビットは、tritによって提供される情報エントロピーの量を取得することによって計算されこれにより、6トリットで約9.51ビットに相当します。

参考文献

  1. ^ a b Beebe、Nelson HF(2017-08-22)。「第1章整数演算」。数学関数計算ハンドブック-MathCWポータブルソフトウェアライブラリを使用したプログラミング(1版)。米国ユタ州ソルトレイクシティ:Springer International PublishingAGp。970. doi10.1007 / 978-3-319-64110-2ISBN 978-3-319-64109-6LCCN2017947446 _ S2CID30244721 _
  2. ^ ドレフス、フィリップ(1958-05-08)[1958-05-06]。米国カリフォルニア州ロサンゼルスで書かれました。ガンマ60のシステム設計(PDF)西部合同コンピュータ会議:コンピュータの対比。ACM、ニューヨーク、ニューヨーク、米国。pp。130–133。IRE-ACM-AIEE '58(西部)。2017年4月3日にオリジナルからアーカイブ(PDF)2017年4月3日取得[...]内部データコードが使用されます:定量的(数値)データは4ビットの10進コードでコード化されます。定性的(英数字)データは、6ビットの英数字コードでコード化されます。内部命令コードは、命令がストレートバイナリコードでコード化されていることを意味します。
    内部情報の長さについては、情報量子は「カテナ」と呼ばれ、10進数の6桁または英数字の4文字を表す24ビットで構成されています。このクォンタムには、10進数または英数字の整数を表すために、4ビットと6ビットの倍数が含まれている必要があります。24ビットは、並列読み出しコアメモリからの転送フローが低すぎる原因となる最小12ビットと、情報量子が大きすぎると判断された36ビット以上の間の適切な妥協点であることがわかりました。カテナは、可変語長のマシンでは1文字に相当すると見なされますが、複数の文字が含まれている可能性があるため、そのように呼び出すことはできません。メインメモリとの間で直列に転送されます。
    「クォンタム」を単語、または文字のセットを文字と呼びたくない場合(単語は単語であり、クォンタムは別のものです)、新しい単語が作成され、「カテナ」と呼ばれました。これは英語の単語であり、フランス語ではありませんがWebster'sに存在します。ウェブスターのカテナという言葉の定義は、「接続されたシリーズ」です。したがって、24ビットの情報項目です。カテナという言葉は、今後使用されます。
    したがって、内部コードが定義されています。では、外部データコードは何ですか?これらは主に、関連する情報処理デバイスに依存します。ガンマ60 [ fr  ]バイナリコード化された構造に関連する情報を処理するように設計されています。したがって、80列のパンチカードは960ビットの情報アイテムと見なされます。12行に80列を掛けると、960の可能なパンチに相当します。メインメモリの960個の磁気コアに正確な画像として保存され、2つのカード列が1つのカテナを占有します。[...]
  3. ^ Blaauw、Gerrit Anne ; Brooks、Jr.、Frederick Phillips ; ブッフホルツ、ヴェルナー(1962年)。「4:自然データ単位」(PDF)ブッフホルツでは、ワーナー編)。コンピュータシステムの計画–プロジェクトストレッチMcGraw-Hill Book Company、Inc。 / The Maple Press Company、York、PA。pp。39–40。LCCN61-10466_ 2017年4月3日にオリジナルからアーカイブ(PDF)2017年4月3日取得[...]ビットに加えて、機械設計によって課せられる構造を説明するためにここで使用される用語を以下に示します。バイト  
    文字のエンコードに使用されるビットのグループ、または入出力ユニットと並行して送受信されるビット数を示します。ここでは、文字以外の用語が使用されています。これは、特定の文字が異なるアプリケーションで複数のコードによって表される場合があり、異なるコードが異なるビット数(つまり、異なるバイトサイズ)を使用する場合があるためです。入出力伝送では、ビットのグループ化は完全に任意であり、実際の文字とは関係ありません。(この用語はバイトから造られていますが、ビットへの偶発的な変異を避けるためにリスペリングされています。)
    ワードは、1メモリサイクルでメモリと並行して送信されるデータビットの数で構成されますワードサイズしたがって、メモリの構造プロパティとして定義されます。カテナという用語は、この目的のためにBull GAMMA 60  [ fr ]コンピューターの設計者によって造られました。)
    ブロックとは、単一の入出力命令に応答して入出力ユニットとの間で送受信されるワードの数を指します。ブロックサイズは、入出力ユニットの構造プロパティです。設計によって修正されたか、プログラムによって変更される可能性があります。[...]
  4. ^ 「フォーマット」(PDF)リファレンスマニュアル7030データ処理システム(PDF)IBM。1961年8月。pp。50–57 2021年12月15日取得
  5. ^ Clippinger、Richard F.(1948-09-29)。「ENIAC(Electronic Numerical Integrator andComputer)に適用される論理コーディングシステム」米国メリーランド州アバディーン性能試験場:弾道研究所レポートNo.673; 兵器部研究開発部プロジェクトNo.TB3-0007 2017年4月5日取得{{cite web}}: CS1 maint: url-status (link)
  6. ^ Clippinger、Richard F.(1948-09-29)。「ENIACに適用される論理コーディングシステム」米国メリーランド州アバディーン性能試験場:弾道研究所セクションVIII:修正されたENIAC 2017年4月5日取得{{cite web}}: CS1 maint: url-status (link)
  7. ^ Blaauw、Gerrit Anne ; Brooks、Jr.、Frederick Phillips(1997)。コンピュータアーキテクチャ:概念と進化(1版)。アディソン-ウェスリーISBN 0-201-10557-8(1213ページ)(注:これは単巻版です。この作品は2巻版でも入手可能でした。)
  8. ^ ラルストン、アンソニー; Reilly、Edwin D.(1993)。コンピュータサイエンス百科事典(第3版)。Van NostrandReinholdISBN 0-442-27679-6