ランダム・アクセス・メモリ

ウィキペディアから、無料の百科事典
ナビゲーションにジャンプ 検索にジャンプ

ランダムアクセスメモリRAM ; / ræm / )は、任意の順序で読み取りおよび変更できるコンピュータメモリの形式であり通常、作業データマシンコードを格納するために使用されます。[1] [2]ランダムアクセスメモリデバイスを使用すると、他の直接アクセスデータストレージメディアハードディスクCD-RWDVD- RWなど磁気テープドラムメモリ)。メディアの回転速度やアームの動きなどの機械的な制限により、データ項目の読み取りと書き込みに必要な時間は、記録メディア上の物理的な場所によって大幅に異なります。

RAMには、エントリの読み取りまたは書き込みのためにデータラインをアドレス指定されたストレージに接続するための多重化および逆多重化回路含まれています。通常、複数のストレージが同じアドレスでアクセスされ、RAMデバイスには複数のデータラインがあり、「8ビット」または「16ビット」などのデバイスと呼ばれることがよくあります。[説明が必要]

今日の技術では、ランダムアクセスメモリは、MOS(金属酸化物半導体)メモリセルを備えた集積回路(IC)チップの形をとっています。RAMは通常、揮発性タイプのメモリ(ダイナミックランダムアクセスメモリ(DRAM)モジュールなど)に関連付けられており、不揮発性RAMも開発されていますが、電源を切ると保存された情報が失われます。[3]読み取り操作にランダムアクセスを許可するが、書き込み操作を許可しないか、他の種類の制限がある他のタイプの不揮発性メモリが存在します。これらには、ほとんどの種類のROMと種類のフラッシュメモリが含まれますNORフラッシュと呼ばれます

揮発性ランダムアクセス半導体メモリの2つの主なタイプは、スタティックランダムアクセスメモリ(SRAM)とダイナミックランダムアクセスメモリ(DRAM)です。半導体RAMの商用利用は、IBMがSystem / 360 Model95コンピューターにSP95SRAMチップを導入し、東芝がToscalBC-1411電子計算機にDRAMメモリセルを使用した1965年にさかのぼります。どちらもバイポーラトランジスタをベースにしています。MOSトランジスタをベースにした商用MOSメモリは、1960年代後半に開発され、それ以来、すべての商用半導体メモリの基盤となっています。最初の商用DRAMICチップであるIntel1103は、1970年10月に導入されました。同期ダイナミックランダムアクセスメモリ(SDRAM)は、1992年にSamsungKM48SL2000チップでデビューしまし

歴史

1930年代半ばからのこれらのIBM作表機は、情報を格納するために機械式カウンターを使用していました
1メガビット(Mbit)チップ、 1989年にVEB Carl ZeissJenaによって開発された最後のモデルの1つ

初期のコンピュータは、メインメモリ機能にリレーメカニカルカウンタ[4]または遅延線を使用していました。超音波遅延線は、書き込まれた順序でのみデータを再生できるシリアルデバイスでした。ドラムメモリは比較的低コストで拡張できますが、メモリアイテムを効率的に取得するには、速度を最適化するためにドラムの物理的なレイアウトに関する知識が必要でした。真空管の三極真空管 から、そして後でディスクリートトランジスタから構築されたラッチ、レジスタなどのより小さく高速なメモリに使用されました。このようなレジスタは比較的大きく、大量のデータに使用するにはコストがかかりすぎます。一般に、そのようなメモリの数十または数百ビットしか提供できませんでした。

ランダムアクセスメモリの最初の実用的な形式は、1947年に始まったウィリアムス管でした。これは、ブラウン管の表面に帯電したスポットとしてデータを保存しましたCRTの電子ビームはチューブ上のスポットを任意の順序で読み書きできるため、メモリはランダムアクセスでした。ウィリアムス管の容量は数百から約千ビットでしたが、個々の真空管ラッチを使用するよりもはるかに小さく、高速で、電力効率が高くなりました。イギリスのマンチェスター大学で開発されたウィリアムス管は、1948年6月21日に最初にプログラムを正常に実行したマンチェスターベイビーコンピューターに最初の電子的に保存されたプログラムを実装する媒体を提供しました。[5] 実際、赤ちゃんのために設計されたウィリアムス管の記憶ではなく、赤ちゃんは記憶の信頼性を実証するためのテストベッドでした。[6] [7]

磁気コアメモリは1947年に発明され、1970年代半ばまで開発されました。それは、磁化されたリングの配列に依存する、広く普及した形式のランダムアクセスメモリになりました。各リングの磁化の意味を変えることにより、リングごとに1ビットを格納してデータを格納できます。すべてのリングには、それを選択して読み取りまたは書き込みを行うためのアドレスワイヤの組み合わせがあるため、任意の順序で任意のメモリ位置にアクセスできました。磁気コアメモリは、1970年代初頭に集積回路(IC)のソリッドステートMOS金属-酸化物-シリコン半導体メモリに置き換わるまで、コンピュータメモリシステムの標準形式でした。[8]

統合読み取り専用メモリ(ROM)回路が開発される前は、永続的(または読み取り専用)ランダムアクセスメモリは、アドレスデコーダによって駆動されるダイオードマトリックスまたは特別に巻かれたコアロープメモリプレーンを使用して構築されることがよくありました。[要出典]

半導体メモリは、1960年代にバイポーラトランジスタを使用したバイポーラメモリから始まりました。パフォーマンスは向上しましたが、磁気コアメモリの低価格に匹敵するものはありませんでした。[9]

MOS RAM

1959年にBellLabsでMohamedM.AtallaDawonKahngによってMOSトランジスタとしても知られるMOSFET (金属酸化膜半導体電界効果トランジスタ)が発明され[10] 、金属酸化の開発につながりました。1964年にフェアチャイルドセミコンダクターでジョンシュミットによって半導体(MOS)メモリ。 [8] [11]高性能に加えて、MOS半導体メモリは磁気コアメモリよりも安価で消費電力も少なかった。[8] Federico FagginによるシリコンゲートMOS集積回路(MOS IC)技術の開発 1968年にフェアチャイルドでMOSメモリチップの生産を可能にしました。[12] MOSメモリは、1970年代初頭に主要なメモリテクノロジとして磁気コアメモリを追い抜きました。[8]

統合バイポーラスタティックランダムアクセスメモリ(SRAM)は、1963年にフェアチャイルドセミコンダクターのRobert H.Normanによって発明されました。 [13]その後、1964年にフェアチャイルドのJohnSchmidtによってMOSSRAMが開発されました。[8] SRAMは磁気コアメモリの代替品ですが、データの各ビットに6つのMOSトランジスタが必要です。[14] SRAMの商用利用は、IBMがSystem / 360 Model95用のSP95メモリチップを発表した1965年に始まりました[9]

ダイナミックランダムアクセスメモリ(DRAM)を使用すると、4トランジスタまたは6トランジスタのラッチ回路をメモリビットごとに1つのトランジスタに置き換えることができ、揮発性を犠牲にしてメモリ密度を大幅に向上させることができます。データは各トランジスタの小さな静電容量に保存され、電荷が漏れる前に数ミリ秒ごとに定期的に更新する必要がありました。1965年に発表された東芝のToscalBC-1411電子計算機[15] [16] [17]は、容量性バイポーラDRAMの形式を使用し、ゲルマニウムバイポーラトランジスタとコンデンサで構成されるディスクリートメモリセルに180ビットデータを格納しました。 [16] [17]磁気コアメモリよりもパフォーマンスが向上しましたが、バイポーラDRAMは、当時主流だった磁気コアメモリの低価格と競合することはできませんでした。[18]

MOSテクノロジーは最新のDRAMの基盤です。1966年、IBMトーマスJ.ワトソンリサーチセンターのロバートH.デナード博士MOSメモリに取り組んでいました。MOSテクノロジーの特性を調べたところ、コンデンサを構築できることおよびMOSコンデンサに電荷を蓄積すること、または電荷を蓄積しないことでビットの1と0を表すことができ、MOSトランジスタが電荷の書き込みを制御できることがわかりました。コンデンサ。これが彼のシングルトランジスタDRAMメモリセルの開発につながりました。[14] 1967年、デナードは、MOSテクノロジーに基づくシングルトランジスタDRAMメモリセルについてIBMに特許を申請しました。[19]最初の商用DRAMICチップはIntel1103でした。1キロビット容量を持つ8µm MOSプロセスで製造 、1970年にリリースされました。[8] [20] [21] 

同期ダイナミックランダムアクセスメモリ(SDRAM)は、SamsungElectronicsによって開発されまし最初の商用SDRAMチップは、16Mビットの容量を持つSamsungKM48SL2000でした[22] 1992年にSamsungによって導入され[23]、1993年に大量生産されました。[22]最初の商用DDR SDRAMダブルデータレートSDRAM)メモリチップは、1998年6月にリリースされたSamsungの64 Mbit DDRSDRAMチップでした。 [24] GDDR(グラフィックスDDR)は、1998年に16MビットメモリチップとしてSamsungによって最初にリリースされたDDRSGRAM (同期グラフィックスRAM)の形式です。    [25]

タイプ

最近広く使用されているRAMの2つの形式は、スタティックRAM(SRAM)とダイナミックRAM(DRAM)です。SRAMでは、 6トランジスタのメモリセルの状態を使用して、通常は6つのMOSFET(金属酸化物半導体電界効果トランジスタ)を使用して、データのビットが格納されます。この形式のRAMは、製造コストが高くなりますが、一般に、DRAMよりも高速で、必要なダイナミックパワーも少なくて済みます。最近のコンピュータでは、SRAMはCPUのキャッシュメモリとしてよく使用されます。DRAMは、トランジスタとコンデンサのペア(通常はそれぞれMOSFETとMOSコンデンサ)を使用してビットデータを保存します[26]。 これらは一緒にDRAMセルを構成します。コンデンサは高電荷または低電荷(それぞれ1または0)を保持し、トランジスタはチップ上の制御回路がコンデンサの充電状態を読み取ったり変更したりできるようにするスイッチとして機能します。この形式のメモリはスタティックRAMよりも製造コストが低いため、最近のコンピュータで使用されているコンピュータメモリの主な形式です。

スタティックRAMとダイナミックRAMはどちらも、システムの電源を切ると状態が失われるかリセットされるため、揮発性と見なされます。対照的に、読み取り専用メモリ(ROM)は、選択したトランジスタを永続的に有効または無効にすることでデータを保存するため、メモリを変更することはできません。ROMの書き込み可能なバリアント(EEPROMフラッシュメモリなど)は、ROMとRAMの両方のプロパティを共有し、データを電源なしで保持し、特別な機器を必要とせずに更新できるようにします。これらの永続的な形式の半導体ROMには、USBフラッシュドライブ、カメラやポータブルデバイス用のメモリカード、およびソリッドステートドライブが含まれます。 ECCメモリ(SRAMまたはDRAMのいずれか)には、パリティビットまたはエラー訂正コードを使用して、保存されたデータのランダムな障害(メモリエラー)を検出および/または修正するための特別な回路が含まれています。

一般に、RAMという用語は、ソリッドステートメモリデバイス(DRAMまたはSRAMのいずれか)、より具体的にはほとんどのコンピューターのメインメモリのみを指します。光ストレージでは、DVD-RAMという用語は、 CD-RWDVD-RWとは異なり、再利用する前に消去する必要がないため、多少誤称されています。それでも、DVD-RAMは、多少遅い場合はハードディスクドライブのように動作します。

メモリーセル

メモリセルは、コンピュータメモリの基本的な構成要素です。メモリセルは、1ビットのバイナリ情報を格納する電子回路であり、ロジック1(高電圧レベル)を格納するように設定し、ロジック0(低電圧レベル)を格納するようにリセットする必要があります。その値は、設定/リセットプロセスによって変更されるまで維持/保存されます。メモリセルの値は、それを読み取ることでアクセスできます。

SRAMでは、メモリセルは一種のフリップフロップ回路であり、通常はFETを使用して実装されます。つまり、SRAMは、アクセスされていないときに必要な電力は非常に低くなりますが、高価であり、ストレージ密度が低くなります。

2番目のタイプのDRAMは、コンデンサをベースにしています。このコンデンサを充電および放電すると、セルに「1」または「0」を保存できます。ただし、このコンデンサの電荷はゆっくりと漏れ出すため、定期的にリフレッシュする必要があります。このリフレッシュプロセスにより、DRAMはより多くの電力を使用しますが、SRAMと比較して、より高いストレージ密度とより低いユニットコストを実現できます。

SRAMセル(6トランジスタ)
DRAMセル(1つのトランジスタと1つのコンデンサ)

アドレッシング

有用であるためには、メモリセルは読み取りと書き込みが可能でなければなりません。RAMデバイス内では、多重化および逆多重化回路を使用してメモリセルを選択します。通常、RAMデバイスにはアドレスラインA0 ... Anのセットがあり、これらのラインに適用できるビットの組み合わせごとに、メモリセルのセットがアクティブになります。このアドレス指定により、RAMデバイスは事実上常に2の累乗のメモリ容量を持っています。

通常、複数のメモリセルが同じアドレスを共有します。たとえば、4ビットの「幅の広い」RAMチップには、アドレスごとに4つのメモリセルがあります。多くの場合、メモリの幅とマイクロプロセッサの幅は異なります。32ビットマイクロプロセッサの場合、8つの4ビットRAMチップが必要になります。

多くの場合、デバイスが提供できるよりも多くのアドレスが必要です。その場合、デバイスへの外部マルチプレクサを使用して、アクセスされている正しいデバイスをアクティブにします。

メモリ階層

RAM内のデータの読み取りと上書きを行うことができます。多くのコンピュータシステムには、プロセッサレジスタ、オンダイSRAMキャッシュ、外部キャッシュDRAMページングシステム、およびハードドライブ上の仮想メモリまたはスワップスペースで構成されるメモリ階層があります。このメモリプール全体は、多くの開発者によって「RAM」と呼ばれることがありますが、さまざまなサブシステムのアクセス時間が大きく異なる可能性があり、RAMのランダムアクセス用語の背後にある元の概念に違反しています。DRAMなどの階層レベル内でも、特定の行、列、バンク、ランク、チャネル、またはインターリーブコンポーネントの編成により、アクセス時間が可変になりますが、回転するストレージメディアまたはテープへのアクセス時間が可変になるほどで​​はありません。メモリ階層を使用する全体的な目標は、メモリシステム全体の総コストを最小限に抑えながら、可能な限り最高の平均アクセスパフォーマンスを実現することです(通常、メモリ階層は、高速のCPUレジスタが最上位にあり、低速のハードドライブがアクセス時間に従います。下部にあります)。

最近の多くのパーソナルコンピュータでは、RAMは、メモリモジュールまたはDRAMモジュールと呼ばれる、チューインガムの数本のスティックのサイズのモジュールの簡単にアップグレードできる形式で提供されます。これらは、損傷した場合、またはニーズの変化に応じてより多くのストレージ容量が必要になった場合に、すぐに交換できます。上で示唆したように、少量のRAM(主にSRAM)は、マザーボード上のCPUやその他のIC 、およびハードドライブ、CD-ROM、およびコンピュータシステムの他のいくつかの部分にも統合されています。

RAMの他の用途

ラップトップRAMのSO-DIMMスティック、デスクトップRAMの約半分のサイズ

RAMは、オペレーティングシステムとアプリケーションの一時的なストレージおよび作業スペースとして機能するだけでなく、他のさまざまな方法で使用されます。

仮想メモリ

最新のオペレーティングシステムのほとんどは、「仮想メモリ」と呼ばれるRAM容量を拡張する方法を採用しています。コンピュータのハードドライブの一部は、ページングファイルまたはスクラッチパーティション用に確保されており、物理RAMとページングファイルの組み合わせがシステムの合計メモリを形成します。(たとえば、コンピュータに2 GB(1024 3 B)のRAMと1GBのページファイルがある場合、オペレーティングシステムには3 GBの合計メモリが使用可能です。)システムの物理メモリが不足すると、「スワップ」できます。 "RAMの一部をページングファイルに追加して、新しいデータ用のスペースを確保し、以前にスワップされた情報をRAMに読み戻します。このメカニズムを過度に使用すると、スラッシングが発生しますまた、主にハードドライブがRAMよりもはるかに遅いため、一般的にシステム全体のパフォーマンスが低下します。

RAMディスク

ソフトウェアは、コンピューターのRAMの一部を「パーティション化」して、RAMディスクと呼ばれるはるかに高速なハードドライブとして機能させることができます。RAMディスクは、コンピュータのシャットダウン時に保存されたデータを失います。ただし、メモリがスタンバイバッテリソースを持つように配置されているか、RAMディスクへの変更が不揮発性ディスクに書き出されている場合を除きます。RAMディスクは、RAMディスクの初期化時に物理ディスクからリロードされます。

シャドウRAM

場合によっては、比較的遅いROMチップの内容を読み取り/書き込みメモリにコピーして、アクセス時間を短縮できるようにします。次に、初期化されたメモリ位置が同じアドレスブロックで切り替えられている間(多くの場合、書き込み保護されている)、ROMチップは無効になります。このプロセスは、シャドウイングと呼ばれることもあり、コンピュータと組み込みシステムの両方でかなり一般的です。

一般的な例として、一般的なパーソナルコンピュータのBIOSには、「シャドウBIOSを使用する」などと呼ばれるオプションがあります。有効にすると、BIOSのROMからのデータに依存する機能は、代わりにDRAMロケーションを使用します(ほとんどの場合、ビデオカードROMまたは他のROMセクションのシャドウイングを切り替えることもできます)。システムによっては、これによってパフォーマンスが向上せず、非互換性が発生する場合があります。たとえば、シャドウRAMが使用されている場合、一部のハードウェアはオペレーティングシステムにアクセスできない可能性があります。一部のシステムでは、起動後にBIOSが使用されず、ハードウェアへの直接アクセスが優先されるため、メリットは架空のものになる場合があります。空きメモリは、シャドウされたROMのサイズによって減少します。[27]

最近の開発

電源を切っている間もデータを保持する、いくつかの新しいタイプの不揮発性RAMが開発中です。使用される技術には、カーボンナノチューブとトンネル磁気抵抗を利用したアプローチが含まれます第1世代のMRAMの中で、2003年の夏に128 kbit128×2 10バイト)チップが0.18 µmテクノロジで製造されました。[引用が必要] 2004年6月、InfineonTechnologiesは16MB(16×2 20バイト)を発表しました。  0.18 µmテクノロジーに基づいたプロトタイプ。現在開発中の第2世代の手法は2つあります。Crocus Technologyによって開発されているサーマルアシストスイッチング(TAS)[28]と、 CrocusHynixIBM 、および他のいくつかの企業が取り組んでいるスピン転送トルク(STT) 。[29] Nanteroは、2004年に機能するカーボンナノチューブメモリのプロトタイプ10  GB(10×2 30バイト)アレイを構築しました。ただし、これらのテクノロジの一部が、DRAM、SRAM、またはフラッシュメモリテクノロジのいずれかから最終的に大きな市場シェアを獲得できるかどうかは不明です。見られる。

2006年以降、256ギガバイトを超える容量と従来のディスクをはるかに超えるパフォーマンスを備えた「ソリッドステートドライブ」(フラッシュメモリに基づく)が利用可能になりました。この開発により、従来のランダムアクセスメモリと「ディスク」の定義があいまいになり、パフォーマンスの違いが大幅に減少しました。

「 EcoRAM 」などの一部の種類のランダムアクセスメモリは、速度よりも低消費電力が重要なサーバーファーム向けに特別に設計されています。[30]

記憶の壁

「メモリウォール」とは、CPUとCPUチップ外のメモリとの間の速度の格差の拡大です。この不一致の重要な理由は、チップ境界を超えて通信帯域幅が制限されていることです。これは、帯域幅ウォールとも呼ばれます。1986年から2000年にかけて、CPU速度は年率55%で向上しましたが、メモリ速度は10%でしか向上しませんでした。これらの傾向を考えると、メモリの待ち時間がコンピュータのパフォーマンスの圧倒的なボトルネックになると予想されていました。[31]

CPU速度の向上は、主要な物理的障壁と、現在のCPU設計が何らかの意味ですでにメモリの壁にぶつかっていることが原因で大幅に遅くなりました。 Intelは、これらの原因を2005年のドキュメントにまとめました。[32]

まず、チップの形状が縮小し、クロック周波数が上昇すると、トランジスタのリーク電流が増加し、過剰な電力消費と熱が発生します...次に、メモリアクセス時間がクロック周波数の増加に追いつくことができませんでした。第3に、特定のアプリケーションでは、プロセッサが高速化するにつれて(いわゆるフォンノイマンボトルネックのため)、従来のシリアルアーキテクチャの効率が低下し、周波数の増加によって得られる可能性のあるゲインがさらに低下します。さらに、ソリッドステートデバイス内でインダクタンスを生成する手段の制限もあり、抵抗-静電容量(RC)信号伝送の遅延は、フィーチャサイズが縮小するにつれて大きくなり、周波数の増加に対応できないという追加のボトルネックが課せられます。

信号伝送のRC遅延は、「クロックレートとIPC:従来のマイクロアーキテクチャの道のり」[33]でも指摘されており、2000年から2014年の間に最大12.5%の年間平均CPUパフォーマンスの向上が見込まれています。

別の概念は、プロセッサとメモリのパフォーマンスのギャップです。これは、2Dチップでさらに離れているロジックとメモリの側面の間の距離を縮める3D集積回路によって対処できます。[34]メモリサブシステムの設計では、時間の経過とともに拡大するギャップに焦点を当てる必要があります。[35]ギャップを埋める主な方法は、キャッシュを使用することです。プロセッサの近くにある最近の操作と命令を格納する少量の高速メモリ。頻繁に呼び出される場合に、これらの操作または命令の実行を高速化します。拡大するギャップに対処するために複数のレベルのキャッシングが開発されており、最新の高速コンピューターのパフォーマンスは、進化するキャッシング技術に依存しています。[36]プロセッサの速度の向上とメインメモリアクセスの遅延速度の間には、最大53%の違いがあります。[37]

ソリッドステートハードドライブの速度は、2012年のSATA3経由の約400 Mbit / sから2018年のNVMe / PCIe経由の最大3GB / sまで増加し続けており、RAMとハードディスクの速度のギャップを埋めています。25 GB / sに対応したシングルレーンDDR43200 、さらに高速な最新のGDDRにより、1桁高速になります。高速で安価な不揮発性ソリッドステートドライブは、サーバーファームですぐに利用できるように特定のデータを保持するなど、以前はRAMで実行されていた一部の機能に取って代わりました。1テラバイトのSSDストレージは200ドルで、1TBのRAMは数千ドルの費用がかかります。ドルの。[38] [39]

タイムライン

SRAM

スタティックランダムアクセスメモリ(SRAM)
導入日 チップ名 容量(ビット アクセス時間 SRAMタイプ メーカー プロセス MOSFET 参照
1963年3月 該当なし 1ビット 双極細胞 フェアチャイルド 該当なし 該当なし [9]
1965年 8ビット バイポーラ IBM 該当なし
SP95 16ビット バイポーラ IBM 該当なし [40]
64ビット MOSFET フェアチャイルド PNG [41]
1966年 TMC3162 16ビット バイポーラ(TTL トランシトロン 該当なし [8]
MOSFET NEC [42]
1968年 64ビット MOSFET フェアチャイルド PNG [42]
144ビット MOSFET NEC 、NMOS
512ビット MOSFET IBM 、NMOS [41]
1969年 128ビット バイポーラ IBM 該当なし [9]
1101 256ビット 850 ns MOSFET インテル 12,000 nm PNG [43] [44] [45] [46]
1972年 2102 1キロビット MOSFET インテル 、NMOS [43]
1974 5101 1キロビット 800 ns MOSFET インテル CMOS [43] [47]
2102A 1キロビット 350 ns MOSFET インテル NMOS(枯渇 [43] [48]
1975 2114 4キロビット 450 ns MOSFET インテル 、NMOS [43] [47]
1976年 2115 1キロビット 70 ns MOSFET インテル 、NMOS(HMOS [43] [44]
2147 4キロビット 55 ns MOSFET インテル 、NMOS(HMOS) [43] [49]
1977 4キロビット MOSFET 東芝 CMOS [44]
1978年 HM6147 4キロビット 55 ns MOSFET 日立 3,000 nm CMOS(ツインウェル [49]
TMS4016 16キロビット MOSFET テキサスインスツルメンツ 、NMOS [44]
1980年 16キロビット MOSFET 日立、東芝 CMOS [50]
64キロビット MOSFET 松下
1981年 16キロビット MOSFET テキサスインスツルメンツ 2,500 nm 、NMOS [50]
1981年10月 4キロビット 18 ns MOSFET 東芝松下 2,000 nm CMOS [51]
1982年 64キロビット MOSFET インテル 1,500 nm 、NMOS(HMOS) [50]
1983年2月 64キロビット 50 ns MOSFET 三菱 CMOS [52]
1984年 256キロビット MOSFET 東芝 1,200 nm CMOS [50] [45]
1987年 1メガビット MOSFET ソニー、日立、三菱、東芝 CMOS [50]
1987年12月 256キロビット 10 ns BiMOS テキサスインスツルメンツ 800 nm BiCMOS [53]
1990年 4メガビット 15〜23 ns MOSFET NEC、東芝、日立、三菱 CMOS [50]
1992 16メガビット 12〜15 ns MOSFET 富士通、NEC 400 nm
1994年12月 512キロビット 2.5 ns MOSFET IBM CMOS(SOI [54]
1995年 4メガビット 6 ns キャッシュSyncBurst 日立 100 nm CMOS [55]
256メガビット MOSFET ヒュンダイ CMOS [56]

DRAM

ダイナミックランダムアクセスメモリ(DRAM)
導入日 チップ名 容量(ビット DRAMタイプ メーカー プロセス MOSFET 領域 参照
1965年 該当なし 1ビット DRAM(セル 東芝 該当なし 該当なし 該当なし [16] [17]
1967年 該当なし 1ビット DRAM(セル) IBM 該当なし MOS 該当なし [19] [42]
1968年 256ビット DRAM(IC フェアチャイルド PNG [8]
1969年 該当なし 1ビット DRAM(セル) インテル 該当なし PNG 該当なし [42]
1970年 1102 1キロビット DRAM(IC) インテル、ハネウェル PNG [42]
1103 1キロビット DRAM インテル 8,000 nm PNG 10mm² [57] [58] [20]
1971年 μPD403 1キロビット DRAM NEC 、NMOS [59]
2キロビット DRAM ジェネラルインストルメント PNG 13mm² [60]
1972年 2107 4キロビット DRAM インテル 、NMOS [43] [61]
1973年 8キロビット DRAM IBM PNG 19mm² [60]
1975 2116 16キロビット DRAM インテル 、NMOS [62] [8]
1977 64キロビット DRAM NTT 、NMOS 35mm² [60]
1979年 MK4816 16キロビット PSRAM モステク 、NMOS [63]
64キロビット DRAM シーメンス VMOS 25mm² [60]
1980年 256キロビット DRAM NEC、NTT 1,000〜1,500 nm 、NMOS 34〜42mm² [60]
1981年 288キロビット DRAM IBM MOS 25mm² [64]
1983年 64キロビット DRAM インテル 1,500 nm CMOS 20mm² [60]
256キロビット DRAM NTT CMOS 31mm²
1984年1月5日 8メガビット DRAM 日立 MOS [65] [66]
1984年2月 1メガビット DRAM 日立、NEC 1,000 nm 、NMOS 74〜76mm² [60] [67]
NTT 800 nm CMOS 53mm² [60] [67]
1984年 TMS4161 64キロビット DPRAMVRAM テキサスインスツルメンツ 、NMOS [68] [69]
1985年1月 μPD41264 256キロビット DPRAM(VRAM) NEC 、NMOS [70] [71]
1986年6月 1メガビット PSRAM 東芝 CMOS [72]
1986年 4メガビット DRAM NEC 800 nm 、NMOS 99mm² [60]
テキサスインスツルメンツ、東芝 1,000 nm CMOS 100〜137mm²
1987年 16メガビット DRAM NTT 700 nm CMOS 148mm² [60]
1988年10月 512キロビット HSDRAM IBM 1,000 nm CMOS 78mm² [73]
1991 64メガビット DRAM 松下三菱富士通、東芝 400 nm CMOS [50]
1993年 256メガビット DRAM 日立、NEC 250 nm CMOS
1995年 4メガビット DPRAM(VRAM) 日立 CMOS [55]
1995年1月9日 1ギガビット DRAM NEC 250 nm CMOS [74] [55]
日立 160 nm CMOS
1996年 4メガビット FRAM サムスン 、NMOS [75]
1997年 4ギガビット QLC NEC 150 nm CMOS [50]
1998年 4ギガビット DRAM ヒュンダイ CMOS [56]
2001年6月 TC51W3216XB 32メガビット PSRAM 東芝 CMOS [76]
2001年2月 4ギガビット DRAM サムスン 100 nm CMOS [50] [77]

SDRAM

同期ダイナミックランダムアクセスメモリ(SDRAM)
導入日 チップ名 容量(ビット[78] SDRAMタイプ メーカー プロセス MOSFET 領域 参照
1992 KM48SL2000 16メガビット SDR サムスン CMOS [79] [22]
1996年 MSM5718C50 18メガビット RDRAM CMOS 325 mm 2 [80]
N64 RDRAM 36メガビット RDRAM NEC CMOS [81]
1024メガビット SDR 三菱 150 nm CMOS [50]
1997年 1024メガビット SDR ヒュンダイ SOI [56]
1998年 MD5764802 64メガビット RDRAM CMOS 325 mm 2 [80]
1998年3月 ダイレクトRDRAM 72メガビット RDRAM ラムバス CMOS [82]
1998年6月 64メガビット DDR サムスン CMOS [83] [84] [85]
1998年 64メガビット DDR ヒュンダイ CMOS [56]
128メガビット SDR サムスン CMOS [86] [84]
1999年 128メガビット DDR サムスン CMOS [84]
1024メガビット DDR サムスン 140 nm CMOS [50]
2000 GS eDRAM 32メガビット eDRAM ソニー東芝 180 nm CMOS 279 mm 2 [87]
2001年 288メガビット RDRAM ハイニックス CMOS [88]
DDR2 サムスン 100 nm CMOS [85] [50]
2002年 256メガビット SDR ハイニックス CMOS [88]
2003年 EE + GSeDRAM 32メガビット eDRAM ソニー、東芝 90 nm CMOS 86 mm 2 [87]
72メガビット DDR3 サムスン 90 nm CMOS [89]
512メガビット DDR2 ハイニックス CMOS [88]
エルピーダ 110 nm CMOS [90]
1024メガビット DDR2 ハイニックス CMOS [88]
2004年 2048メガビット DDR2 サムスン 80 nm CMOS [91]
2005年 EE + GSeDRAM 32メガビット eDRAM ソニー、東芝 65 nm CMOS 86 mm 2 [92]
Xenos eDRAM 80メガビット eDRAM NEC 90 nm CMOS [93]
512メガビット DDR3 サムスン 80 nm CMOS [85] [94]
2006年 1024メガビット DDR2 ハイニックス 60 nm CMOS [88]
2008年 LPDDR2 ハイニックス
2008年4月 8192メガビット DDR3 サムスン 50 nm CMOS [95]
2008年 16384メガビット DDR3 サムスン 50 nm CMOS
2009年 DDR3 ハイニックス 44 nm CMOS [88]
2048メガビット DDR3 ハイニックス 40 nm
2011 16384メガビット DDR3 ハイニックス 40 nm CMOS [96]
2048メガビット DDR4 ハイニックス 30 nm CMOS [96]
2013年 LPDDR4 サムスン 20 nm CMOS [96]
2014年 8192メガビット LPDDR4 サムスン 20 nm CMOS [97]
2015年 12ギガビット LPDDR4 サムスン 20 nm CMOS [86]
2018年 8192メガビット LPDDR5 サムスン 10 nm FinFET [98]
128ギガビット DDR4 サムスン 10 nm FinFET [99]

SGRAMとHBM

同期グラフィックスランダムアクセスメモリ(SGRAM)および高帯域幅メモリ(HBM)
導入日 チップ名 容量(ビット[78] SDRAMタイプ メーカー プロセス MOSFET 領域 参照
1994年11月 HM5283206 8メガビット SGRAMSDR 日立 350 nm CMOS 58 mm 2 [100] [101]
1994年12月 μPD481850 8メガビット SGRAM(SDR) NEC CMOS 280 mm 2 [102] [103]
1997年 μPD4811650 16メガビット SGRAM(SDR) NEC 350 nm CMOS 280 mm 2 [104] [105]
1998年9月 16メガビット SGRAM(GDDR サムスン CMOS [83]
1999年 KM4132G112 32メガビット SGRAM(SDR) サムスン CMOS [106]
2002年 128メガビット SGRAM(GDDR2 サムスン CMOS [107]
2003年 256メガビット SGRAM(GDDR2) サムスン CMOS [107]
SGRAM(GDDR3
2005年3月 K4D553238F 256メガビット SGRAM(GDDR) サムスン CMOS 77 mm 2 [108]
2005年10月 256メガビット SGRAM(GDDR4 サムスン CMOS [109]
2005年 512メガビット SGRAM(GDDR4) ハイニックス CMOS [88]
2007年 1024メガビット SGRAM(GDDR5 ハイニックス 60 nm
2009年 2048メガビット SGRAM(GDDR5) ハイニックス 40 nm
2010年 K4W1G1646G 1024メガビット SGRAM(GDDR3) サムスン CMOS 100 mm 2 [110]
2012年 4096メガビット SGRAM(GDDR3) SKハイニックス CMOS [96]
2013年 HBM
2016年3月 MT58K256M32JA 8ギガビット SGRAM(GDDR5X ミクロン 20 nm CMOS 140 mm 2 [111]
2016年6月 32ギガビット HBM2 サムスン 20 nm CMOS [112] [113]
2017年 64ギガビット HBM2 サムスン 20 nm CMOS [112]
2018年1月 K4ZAF325BM 16ギガビット SGRAM(GDDR6 サムスン 10 nm FinFET [114] [115] [116]

も参照してください

参考文献

  1. ^ 「RAM」ケンブリッジ英語辞典2019年7月11日取得
  2. ^ 「RAM」オックスフォード現代英英辞典2019年7月11日取得
  3. ^ ギャラガー、ショーン(2013年4月4日)。「忘れられないメモリ:不揮発性DIMMが市場に出回っています」ArsTechnica2017年7月8日にオリジナルからアーカイブされました。
  4. ^ 「IBMアーカイブ-製品およびサービスに関するFAQ」ibm.com2012-10-23にオリジナルからアーカイブされました。
  5. ^ Napper、Brian、コンピューター50:マンチェスター大学が現代のコンピューターの誕生を祝う、 2012年5月4日にオリジナルからアーカイブ、2012年5月26日に取得
  6. ^ ウィリアムズ、FC; Kilburn、T。(1948年9月)、「Electronic Digital Computers」、Nature162(4117):487、Bibcode1948Natur.162..487Wdoi10.1038 / 162487a0S2CID4110351 デジタルコンピュータの起源に転載
  7. ^ ウィリアムズ、FC; キルバーン、T。; Tootill、GC(1951年2月)、「ユニバーサル高速デジタルコンピュータ:小規模実験機」Proc。IEE98(61):13–28、doi10.1049 / pi-2.1951.0004、2013-11-17のオリジナルからアーカイブ
  8. ^ a b c d e f g h i 「1970年:半導体は磁気コアと競合する」コンピュータ歴史博物館2019年6月19日取得
  9. ^ a b c d "1966:半導体RAMは高速ストレージのニーズに対応します"コンピュータ歴史博物館2019年6月19日取得
  10. ^ 「1960年–金属酸化物半導体(MOS)トランジスタのデモンストレーション」シリコンエンジンコンピュータ歴史博物館
  11. ^ ソリッドステートデザイン–Vol。6ホライゾンハウス。1965年。
  12. ^ 「1968年:ICのために開発されたシリコンゲート技術」コンピュータ歴史博物館2019年8月10日取得
  13. ^ 米国特許3562721、Robert H. Norman、「ソリッドステートスイッチングおよびメモリ装置」、1971年2月9日公開 
  14. ^ a b "DRAM"IBM100IBM2017年8月9日2019年9月20日取得
  15. ^ ToscalBC-1411計算機2017年7月29日、ロンドンの科学博物館のWaybackMachineでアーカイブされました。
  16. ^ a bc「東芝用スペックシート「 TOSCAL 」BC-1411 Old Calculator WebMuseum2017年7月3日にオリジナルからアーカイブされました2018年5月8日取得
  17. ^ a bc東芝「 Toscal 」 BC -1411デスクトップ計算機 アーカイブ2007-05-20ウェイバックマシン
  18. ^ 「1966年:半導体RAMは高速ストレージのニーズに応えます」コンピュータ歴史博物館
  19. ^ a b "ロバート・デナード"ブリタニカ百科事典2019年7月8日取得
  20. ^ a b Lojek、Bo(2007)。半導体工学の歴史シュプリンガーサイエンス&ビジネスメディアpp。362–363。ISBN 9783540342588i1103は、最小8μmの機能を備えた6マスクシリコンゲートP-MOSプロセスで製造されました。得られた製品のメモリセルサイズは2,400µm²、ダイサイズは10mm²弱で、約21ドルで販売されました。
  21. ^ ベリス、メアリー。「インテル1103の発明」
  22. ^ a bc 「電子設計」電子設計ヘイデン出版社。41(15–21)。1993年。最初の商用同期DRAMであるSamsung16 Mbit KM48SL2000は、システム設計者が非同期システムから同期システムに簡単に移行できるシングルバンクアーキテクチャを採用しています。
  23. ^ 「KM48SL2000-7データセット」サムスン1992年8月2019年6月19日取得
  24. ^ 「SamsungElectronicsはDDR / SDR製造オプションを備えた最初の128MbSDRAMを開発しました」サムスン電子サムスン1999年2月10日2019年6月23日取得
  25. ^ 「サムスン電子は超高速16MDDRSGRAMで出てきます」サムスン電子サムスン1998年9月17日2019年6月23日取得
  26. ^ Sze、Simon M.(2002)。半導体デバイス:物理学と技術(PDF)(第2版)。ワイリーp。214. ISBN  0-471-33372-7
  27. ^ 「シャドウラム」2006年10月29日にオリジナルからアーカイブされました2007年7月24日取得
  28. ^ 実用的なMRAMの出現「クロッカス技術|磁気センサー| TMRセンサー」(PDF)2011年4月27日にオリジナル(PDF)からアーカイブされました2009年7月20日取得
  29. ^ 「タワーはクロッカスに投資し、MRAMファウンドリの取引のヒント」EETimes2012年1月19日にオリジナルからアーカイブされました。
  30. ^ 「EcoRAMはサーバーファーム用のDRAMよりも電力消費の少ないオプションとして持ちこたえました」HeatherClancy2008によって WaybackMachine2008年6月30日に
  31. ^ この用語は「アーカイブされたコピー」(PDF)で造られました。2012年4月6日のオリジナルからアーカイブ(PDF)2011年12月14日取得 {{cite web}}: CS1 maint: archived copy as title (link)
  32. ^ 「プラットフォーム2015:次の10年のためのインテル®プロセッサーとプラットフォームの進化」(PDF)2005年3月2日。2011年4月27日のオリジナルからアーカイブ(PDF) 。
  33. ^ Agarwal、Vikas; リシケシ、MS; ケックラー、スティーブンW。; バーガー、ダグ(2000年6月10〜14日)。「クロックレートとIPC:従来のマイクロアーキテクチャの道のり」(PDF)コンピュータアーキテクチャに関する第27回年次国際シンポジウムの議事録コンピュータアーキテクチャに関する第27回年次国際シンポジウムブリティッシュコロンビア州バンクーバー2018年7月14日取得
  34. ^ Rainer Waser(2012)。ナノエレクトロニクスと情報技術ジョン・ワイリー&サンズ。p。790. ISBN 97835274092732016年8月1日にオリジナルからアーカイブされました2014年3月31日取得
  35. ^ Chris Jesshope and Colin Egan(2006)。コンピュータシステムアーキテクチャの進歩:第11回アジア太平洋会議、ACSAC 2006、中国、上海、2006年9月6〜8日、議事録スプリンガー。p。109. ISBN 97835404005612016年8月1日にオリジナルからアーカイブされました2014年3月31日取得
  36. ^ Ahmed Amine Jerraya and Wayne Wolf(2005)。マルチプロセッサシステムオンチップモーガンカウフマン。pp。90–91。ISBN 97801238525192016年8月1日にオリジナルからアーカイブされました2014年3月31日取得
  37. ^ セルソC.リベイロとシモーネL.マーティンズ(2004)。実験的で効率的なアルゴリズム:第3回国際ワークショップ、WEA 2004、アングラドスレイス、ブラジル、2004年5月25〜28日、議事録、第3巻スプリンガー。p。529. ISBN 97835402206712016年8月1日にオリジナルからアーカイブされました2014年3月31日取得
  38. ^ 「SSDの価格は下がり続けています。今すぐハードドライブをアップグレードしてください!」MiniTool2018-09-03 2019-03-28を取得
  39. ^ コポック、マーク(2017年1月31日)。「PCを購入またはアップグレードする場合は、RAMにもっとお金を払うことを期待してください」www.digitaltrends.com 2019-03-28を取得
  40. ^ 「IBMはICメモリで最初に」コンピュータ歴史博物館2019年6月19日取得
  41. ^ a b Sah、Chih-Tang(1988年10月)。「MOSトランジスタの進化-構想からVLSIへ」(PDF)IEEEの議事録76(10):1280–1326(1303)。Bibcode1988IEEEP..76.1280S土井10.1109 /5.16328ISSN0018-9219_  
  42. ^ a b c d e 「1960年代後半:MOSメモリの始まり」(PDF)日本半導体歴史博物館2019-01-23 2019年6月27日取得
  43. ^ a b c d e f g h 「インテル製品の時系列リスト。製品は日付順にソートされています」(PDF)インテルミュージアムインテルコーポレーション。2005年7月。2007年8月9日のオリジナル(PDF)からアーカイブ2007年7月31日取得
  44. ^ a b c d 「1970年代:SRAMの進化」(PDF)日本半導体歴史博物館2019年6月27日取得
  45. ^ a b Pimbley、J。(2012)。高度なCMOSプロセス技術エルゼビアp。7. ISBN 9780323156806
  46. ^ 「Intelメモリ」インテルヴィンテージ2019年7月6日取得
  47. ^ a b コンポーネントデータカタログ(PDF)インテル1978年。p。3 2019年6月27日取得
  48. ^ 「シリコンゲートMOS2102A」インテル2019年6月27日取得
  49. ^ a b "1978:ダブルウェル高速CMOS SRAM(Hitachi)" (PDF)日本半導体歴史博物館2019年7月5日取得
  50. ^ a b c d e f g h i j k l "メモリ"STOL(半導体テクノロジーオンライン)2019年6月25日取得
  51. ^ 磯部光男; 内田雪正; 前口健二; 望月徹; 木村眞; 波多野秀樹; 水谷恭子; タンゴ、H。(1981年10月)。「18nsのCMOS / SOS4KスタティックRAM」。IEEE Journal of Solid-StateCircuits16(5):460–465。Bibcode1981IJSSC..16..460I土井10.1109 /JSSC.1981.1051623S2CID12992820_ 
  52. ^ 吉本正明; アナミ、K。; 篠原秀樹; 吉原徹; 高木秀樹; 長尾聡; 茅野聡; 中野徹(1983)。「分割ワードライン構造の64KbフルCMOSRAM」。1983IEEE国際固体回路会議。テクニカルペーパーのダイジェストXXVI:58–59。土井10.1109 /ISSCC.1983.1156503S2CID34837669_ 
  53. ^ ハヴマン、ロバートH。; Eklund、RE; トラン、Hiep V。; ハーケン、RA; スコット、DB; Fung、PK; ハム、TE; Favreau、DP; Virkus、RL(1987年12月)。「0.8#181; m 256K BiCMOSSRAMテクノロジー」。1987年国際電子デバイス会議:841–843。土井10.1109 /IEDM.1987.191564S2CID40375699_ 
  54. ^ Shahidi、Ghavam G .; Davari、Bijan ; デナード、ロバートH。; カリフォルニア州アンダーソン; チャペル、BA; etal。(1994年12月)。「SOI上の室温0.1µmCMOS」。電子デバイスでのIEEEトランザクション41(12):2405–2412。Bibcode1994ITED ... 41.2405S土井10.1109 /16.337456
  55. ^ a b c 「日本の会社概要」(PDF)スミソニアン協会1996 2019年6月27日取得
  56. ^ a b c d 「歴史:1990年代」SKハイニックス2019年7月6日取得
  57. ^ 「Intel:35 Years of Innovation(1968–2003)」(PDF)インテル。2003 2019年6月26日取得
  58. ^ ロバートデナードのDRAMメモリhistory-computer.com
  59. ^ 「日本のメーカーはDRAM市場に参入し、統合密度が向上しました」(PDF)日本半導体歴史博物館2019年6月27日取得
  60. ^ a b c d e f g h i j Gealow、Jeffrey Carl(1990年8月10日)。「DRAMセンスアンプの設計に対する処理技術の影響」(PDF)マサチューセッツ工科大学pp。149–166 2019年6月25日取得–CORE経由
  61. ^ 「シリコンゲートMOS2107A」インテル2019年6月27日取得
  62. ^ 「最も成功した16KダイナミックRAMの1つ:4116」国立アメリカ歴史博物館スミソニアン協会2019年6月20日取得
  63. ^ メモリデータブックおよび設計者ガイド(PDF)モステク1979年3月。9ページと183ページ。
  64. ^ 「IC技術の最先端:最初の294,912ビット(288K)ダイナミックRAM」国立アメリカ歴史博物館スミソニアン協会2019年6月20日取得
  65. ^ 「1984年のコンピュータの歴史」コンピューターの希望2019年6月25日取得
  66. ^ 「日本のテクニカルアブストラクト」日本のテクニカルアブストラクト大学のマイクロフィルム。2(3–4):161。1987. 1984年の1MDRAMの発表は、メガバイトの時代を開始しました。
  67. ^ a b ロビンソン、アーサーL.(1984年5月11日)。「実験用メモリチップは1メガビットに達する:メモリは大きくなるにつれて、技術的および経済的に集積回路ビジネスのますます重要な部分になります」。科学224(4649):590–592。土井10.1126 /science.224.4649.590ISSN0036-8075_ PMID17838349_  
  68. ^ MOSメモリデータブック(PDF)テキサスインスツルメンツ1984. pp。4–15 2019年6月21日取得
  69. ^ 「有名なグラフィックチップ:TITMS34010およびVRAM」IEEE ComputerSociety2019年6月29日取得
  70. ^ 「μPD41264256Kデュアルポートグラフィックバッファ」(PDF)NECエレクトロニクス2019年6月21日取得
  71. ^ 「低電力で複数の入力を切り替えるためのセンスアンプ回路」Google特許2019年6月21日取得
  72. ^ 「優れたCMOS技術は1MVSRAMを作成します」日本のテクニカルアブストラクト大学のマイクロフィルム。2(3–4):161.1987。
  73. ^ ハナフィー、フセインI。; ルー、ニッキーCC; チャオ、HH; ファン、ウェイ; ヘンケルス、WH; Rajeevakumar、テレビ; ターマン、LM; フランシュ、ロバートL.(1988年10月)。「330Mbit / sのデータレートの20ns128kbit * 4高速DRAM」。IEEE Journal of Solid-StateCircuits23(5):1140–1149。Bibcode1988IJSSC..23.1140L土井10.1109 /4.5936
  74. ^ ギガビットの壁を打ち破り、ISSCCのDRAMはシステム設計に大きな影響を与えます。(ダイナミックランダムアクセスメモリ、国際固体回路会議、日立製作所、日本電気株式会社の研究開発) Highbeam Business、1995年1月9日
  75. ^ スコット、JF(2003)。「ナノ強誘電体」ツァカラコスでは、トーマス。Ovid'ko、Ilya A。; Vasudevan、Asuri K.(編)。ナノ構造:合成、機能特性および応用シュプリンガーサイエンス&ビジネスメディアpp。584–600(597)。ISBN 9789400710191
  76. ^ 「東芝の新しい32Mbの疑似SRAMは偽物ではありません」エンジニア2001年6月24日2019年6月29日取得
  77. ^ 「DRAM業界の研究」(PDF)MIT2010年6月8日2019年6月29日取得
  78. ^ a b ここで、KMG、またはTは、1024の累乗に基づくバイナリプレフィックスを指します。
  79. ^ 「KM48SL2000-7データセット」サムスン1992年8月2019年6月19日取得
  80. ^ a b "MSM5718C50 / MD5764802" (PDF)沖半導体1999年2月2019年6月21日取得
  81. ^ 「Ultra64技術仕様」。次世代No.14 。メディアを想像してみてください1996年2月。p。40。
  82. ^ 「直接RDRAM」(PDF)ラムバス1998年3月12日2019年6月21日取得
  83. ^ ab 「SamsungElectronicsは超高速16MDDRSGRAMを搭載していますサムスン電子サムスン1998年9月17日2019年6月23日取得
  84. ^ a bc 「 SamsungElectronics がDDR / SDR製造オプションを備えた最初の128MbSDRAMを開発」サムスン電子サムスン1999年2月10日2019年6月23日取得
  85. ^ a bc 「Samsungは世界初のDDR3メモリプロトタイプを実証します」 。Phys.org2005年2月17日2019年6月23日取得
  86. ^ a b "履歴"サムスン電子サムスン2019年6月19日取得
  87. ^ a b 「プレイステーションのコアで使用されるEMOTION ENGINEおよびGRAPHICSシンセサイザーが1つのチップになります」(PDF)ソニー2003年4月21日2019年6月26日取得
  88. ^ a b c d e f g 「歴史:2000年代」SKハイニックス2019年7月8日取得
  89. ^ 「サムスンは高性能EDPおよびネットワークアプリケーションのための業界最速のDDR3SRAMを開発します」サムスンセミコンダクターサムスン2003年1月29日2019年6月25日取得
  90. ^ 「Elpidaは2GBDDR2モジュールを出荷します」インクワイアラー2003年11月4日。2019年7月10日のオリジナルからアーカイブ2019年6月25日取得{{cite news}}: CS1 maint: unfit URL (link)
  91. ^ 「サムスンは業界初の2ギガビットDDR2SDRAMを示しています」サムスンセミコンダクターサムスン2004年9月20日2019年6月25日取得
  92. ^ 「ソニー、65nm半導体の半導体を投資。3円で2,000円の投資」pc.watch.impress.co.jp2016年8月13日にオリジナルからアーカイブされました。
  93. ^ Beyond3DのDaveBaumannによるATIエンジニア
  94. ^ 「2000年から2009年までの私たちの誇り高い遺産」サムスンセミコンダクターサムスン2019年6月25日取得
  95. ^ 「Samsung50nm2GBDDR3チップは業界最小です」SlashGear2008年9月29日2019年6月25日取得
  96. ^ a b c d 「歴史:2010年代」SKハイニックス2019年7月8日取得
  97. ^ 「2010年から現在までの私たちの誇り高い遺産」サムスンセミコンダクターサムスン2019年6月25日取得
  98. ^ 「SamsungElectronicsは、5GおよびAIを利用したモバイルアプリケーション向けの業界初の8Gb LPDDR5DRAMを発表しました」サムスン2018年7月17日2019年7月8日取得
  99. ^ 「Samsungは広々としたDDR4256GBRAMを解き放ちます」トムスハードウェア2018年9月6日2019年6月21日取得
  100. ^ HM5283206データセット日立1994年11月11日2019年7月10日取得
  101. ^ 「HitachiHM5283206FP108Mbit SGRAM」(PDF)スミソニアン協会2019年7月10日取得
  102. ^ μPD481850データセットNEC1994年12月6日2019年7月10日取得
  103. ^ NECアプリケーション固有のメモリNEC1995年秋。p。 359 2019年6月21日取得
  104. ^ UPD4811650データセットNEC1997年12月2019年7月10日取得
  105. ^ 竹内圭(1998)。「16Mビット同期グラフィックRAM:μPD4811650」NECデバイステクノロジーインターナショナル(48)2019年7月10日取得
  106. ^ 「サムスンは3Dグラフィックスおよびネットワーキングアプリケーションのための世界初の222MHz32MビットSGRAMを発表しました」サムスンセミコンダクターサムスン1999年7月12日2019年7月10日取得
  107. ^ a b "SamsungElectronicsが3Dグラフィックス用のJEDEC準拠の256MbGDDR2を発表"サムスン電子サムスン2003年8月28日2019年6月26日取得
  108. ^ 「K4D553238Fデータセット」サムスン電子2005年3月2019年7月10日取得
  109. ^ 「サムスン電子は業界初の超高速GDDR4グラフィックスDRAMを開発しました」サムスンセミコンダクターサムスン2005年10月26日2019年7月8日取得
  110. ^ 「K4W1G1646G-BC08データセット」(PDF)サムスン電子2010年11月2019年7月10日取得
  111. ^ Shilov、Anton(2016年3月29日)。「MicronがGDDR5Xメモリのサンプリングを開始し、チップの仕様を発表」AnandTech2019年7月16日取得
  112. ^ a b Shilov、Anton(2017年7月19日)。「サムスンは需要の高まりにより8GBHBM2チップの生産量を増やしています」AnandTech2019年6月29日取得
  113. ^ 「HBM」サムスンセミコンダクターサムスン2019年7月16日取得
  114. ^ 「サムスン電子は高度なグラフィックスシステムのための業界初の16ギガビットGDDR6の生産を開始します」サムスン2018年1月18日2019年7月15日取得
  115. ^ キリアン、ザック(2018年1月18日)。「サムスンはGDDR6メモリの大量生産のためにファウンドリを起動します」技術レポート2018年1月18日取得
  116. ^ 「サムスンは世界で最も速いGDDR6メモリの生産を開始します」Wccftech2018年1月18日2019年7月16日取得

外部リンク

  • ウィキメディアコモンズのRAMに関連するメディア