マルチコアプロセッサ

ウィキペディアから、無料の百科事典
ナビゲーションにジャンプ 検索にジャンプ
CPUローカルレベル1キャッシュと共有のオンダイレベル2キャッシュを備えた汎用デュアルコアプロセッサの図
アンのIntel Core 2 DuoプロセッサE6750デュアルコア・プロセッサ
アンAMD のAthlon X2 6400+デュアルコアプロセッサ

マルチコアプロセッサは、単一の計算機のプロセッサで集積回路、2つ以上の別個の有する処理ユニット読み出して実行その各々はコアと呼ばれる、プログラム命令を[1]命令は通常のCPU命令(データの追加、移動、分岐など)ですが、単一のプロセッサが別々のコアで同時に命令を実行できるため、マルチスレッドやその他の並列計算技術をサポートするプログラムの全体的な速度が向上します[2]メーカーは通常、コアを単一の集積回路ダイに統合します(チップマルチプロセッサまたはCMPとして知られています)またはシングルチップパッケージの複数のダイに。現在ほとんどすべてのパーソナルコンピュータで使用されているマイクロプロセッサはマルチコアです。

マルチコアプロセッサは、単一の物理パッケージでマルチプロセッシング実装します。設計者は、マルチコアデバイスのコアを緊密または緩く結合できます。たとえば、コアはキャッシュを共有する場合と共有しない場合がありメッセージパッシングまたは共有メモリのコア間通信方法実装する場合があります。コアを相互接続するために使用される一般的なネットワークトポロジには、バスリング、2次元メッシュ、およびクロスバーが含まれます。同種のマルチコアシステムには、同一のコアのみが含まれます。異種マルチコアシステムには、同一ではないコアがあります(例:big.LITTLE同じ共有異種コア持っている命令セットをしながら、AMDは、処理ユニットが加速同じ命令セットを共有していないコア)を持っています。シングルプロセッサシステムと同様に、マルチコアシステムのコアは、VLIWスーパースカラーベクターマルチスレッドなどのアーキテクチャを実装する場合があります

マルチコアプロセッサは、汎用組み込みネットワークデジタル信号処理(DSP)、グラフィックス(GPU)など、多くのアプリケーションドメインで広く使用されています。コア数は数十にまで増加し、10,000を超える特殊なチップ[3]や、スーパーコンピューター(つまりチップのクラスター)では、数は1,000万を超える可能性があります。[4]

マルチコアプロセッサを使用することで得られるパフォーマンスの向上は、使用するソフトウェアアルゴリズムとその実装に大きく依存します。特に、可能なゲインは、複数のコアで同時に並行して実行できるソフトウェアの割合によって制限されます。この効果はアムダールの法則によって説明されています。最良の場合、いわゆる驚異的並列問題は、コア数に近いスピードアップ要因を実現する可能性があります。問題が各コアのキャッシュ内に収まるように分割されている場合はさらに多く、非常に遅いメインシステムメモリの使用を回避できます。 。ただし、ほとんどのアプリケーションは、プログラマーが問題全体のリファクタリングに法外な労力を費やさない限り、それほど加速されません。[5][疑わしい ]

ソフトウェアの並列化は、研究の重要な継続的なトピックです。マルチプロセッサアプリケーションの共和分は、ネットワークアーキテクチャ設計に柔軟性をもたらします。並列モデル内の適応性は、これらのプロトコルを利用するシステムの追加機能です。[6]

用語

マルチコアおよびデュアルコアという用語は、最も一般的にはある種の中央処理装置(CPU)を指しますがデジタルシグナルプロセッサ(DSP)およびシステムオンチップ(SoC)にも適用される場合があります。これらの用語は一般に、同じ集積回路ダイ上で製造されたマルチコアマイクロプロセッサを指すためにのみ使用されます。同じパッケージ内の個別のマイクロプロセッサダイは、通常、マルチチップモジュールなどの別の名前で呼ばれます。この記事では、特に明記されていない限り同じ集積回路で製造されたCPUに対して「マルチコア」および「デュアルコア」という用語を使用します。

マルチコアシステムとは対照的に、マルチCPUという用語は、物理的に分離された複数の処理ユニット(相互の通信を容易にするための特別な回路を含むことが多い)を指します。

メニーコアおよび大規模マルチコアという用語は、特に多数のコア(数万から数千[7])を備えたマルチコアアーキテクチャを表すために使用されることがあります。[8]

一部のシステムは、単一のFPGAに配置された多くのソフトマイクロプロセッサコアを使用します各「コア」は、CPUコアと同様に半導体知的財産コアと見なすことができます[要出典]

開発

製造技術が向上し、個々のゲートのサイズが縮小する一方で、半導体ベースのマイクロエレクトロニクスの物理的限界が設計上の大きな懸念事項になっています。これらの物理的な制限により、重大な熱放散とデータ同期の問題が発生する可能性があります。CPUパフォーマンスを向上させるために、他のさまざまな方法が使用されます。スーパースカラーパイプラインなどの一部の命令レベルの並列性(ILP)メソッドは、多くのアプリケーションに適していますが、予測が難しいコードを含む他のアプリケーションには非効率的です。多くのアプリケーションは、スレッドレベルの並列処理に適しています (TLP)メソッド、および複数の独立したCPUは、システムの全体的なTLPを増やすために一般的に使用されます。利用可能なスペースの増加(製造プロセスの改善による)とTLPの増加に対する需要の組み合わせにより、マルチコアCPUが開発されました。

商業的インセンティブ

いくつかのビジネス上の動機が、マルチコアアーキテクチャの開発を推進しています。何十年もの間、集積回路(IC)の面積を縮小することで、CPUのパフォーマンスを向上させることができました。これにより、IC上のデバイスあたりのコストが削減されました。あるいは、同じ回路領域に対して、より多くのトランジスタを設計に使用することもできます。これにより、特に複雑な命令セットコンピューティング(CISC)アーキテクチャの機能が向上しますクロックレートも、1980年代の数メガヘルツから2000年代初頭の数ギガヘルツまで、20世紀後半の数十年で桁違いに増加しました。

クロック速度の向上率が低下するにつれて、全体的な処理パフォーマンスを向上させるために、マルチコアプロセッサの形での並列コンピューティングの使用の増加が追求されてきました。同じCPUチップ上で複数のコアが使用されたため、2つ以上のコアを搭載したCPUチップの売上が向上する可能性があります。たとえば、Intelはクラウドコンピューティングの研究用に48コアプロセッサを製造しています。各コアにはx86アーキテクチャがあります。[9] [10]

技術的要因

コンピュータメーカーは、ディスクリートCPUを使用して対称型マルチプロセッシング(SMP)設計を長い間実装してきたため、マルチコアプロセッサアーキテクチャの実装とソフトウェアによるサポートに関する問題はよく知られています。

さらに:

  • アーキテクチャを変更せずに実績のあるプロセッシングコア設計を使用すると、設計リスクが大幅に軽減されます。
  • 汎用プロセッサの場合、マルチコアプロセッサの動機の多くは、動作周波数の増加によるプロセッサパフォーマンスの向上の大幅な低下にありますこれは、次の3つの主な要因によるものです。[11]
    1. メモリの壁プロセッサとメモリの速度の間のギャップの増加。これは、事実上、メモリの待ち時間をマスクするために、キャッシュサイズを大きくするようにプッシュします。これは、メモリ帯域幅がパフォーマンスのボトルネックではない場合にのみ役立ちます。
    2. ILPウォール;高性能シングルコアプロセッサをビジー状態に保つために、単一の命令ストリームで十分な並列処理を見つけることがますます困難になっています。
    3. パワー壁;動作周波数が要因ごとに増加するたびに、指数関数的に増加する電力を消費する(したがって、指数関数的に増加する熱も生成する)傾向。この増加は、同じロジックに対してより小さなトレースを使用してプロセッサを縮小することで軽減できますパワーウォールポーズ製造、システム設計とに起因して性能が低下ゲインの顔には正当化されていない展開の問題メモリの壁ILP壁[要出典]

汎用プロセッサの定期的なパフォーマンス向上を継続して提供するために、IntelAMDなどのメーカーはマルチコア設計に目を向け、一部のアプリケーションやシステムでは、製造コストを下げてパフォーマンスを向上させています。マルチコアアーキテクチャが開発されていますが、代替案も開発されています。確立された市場にとって特に強力な競争相手は、周辺機能をチップにさらに統合することです。

利点

同じダイ上に複数のCPUコアが近接しているため、キャッシュコヒーレンシ回路は、信号がオフチップで移動する必要がある場合に可能なクロックレートよりもはるかに高いクロックレートで動作できます。同等のCPUを1つのダイに組み合わせると、キャッシュスヌーピング(代替:バススヌーピング)操作のパフォーマンスが大幅に向上します。簡単に言えば、これは、異なるCPU間の信号がより短い距離を移動することを意味し、したがって、それらの信号の劣化が少なくなります。これらの高品質の信号により、個々の信号を短くすることができ、頻繁に繰り返す必要がないため、特定の期間により多くのデータを送信できます。

ダイがパッケージに物理的に収まると仮定すると、マルチコアCPU設計では、マルチチップSMP設計よりもはるかに少ないプリント回路基板(PCB)スペースが必要になります。また、デュアルコアプロセッサは、主にチップの外部で信号を駆動するために必要な電力が減少するため、2つの結合されたシングルコアプロセッサよりもわずかに少ない電力を使用します。さらに、コアは、L2キャッシュやフロントサイドバス(FSB)へのインターフェイスなどのいくつかの回路を共有します。利用可能なシリコンダイ領域をめぐる競合技術に関して、マルチコア設計は、実績のあるCPUコアライブラリ設計を利用し、新しいワイドコア設計を考案するよりも設計エラーのリスクが低い製品を製造できます。また、キャッシュを追加すると、収穫逓減の影響を受けます。

マルチコアチップはまた、より低いエネルギーでより高い性能を可能にします。これは、バッテリーで動作するモバイルデバイスの大きな要因になる可能性があります。マルチコアCPUの各コアは一般にエネルギー効率が高いため、チップは単一の大きなモノリシックコアを持つよりも効率的になります。これにより、少ないエネルギーでより高いパフォーマンスが可能になります。ただし、これにおける課題は、並列コードを作成するための追加のオーバーヘッドです。[12]

短所

マルチコアプロセッサによって提供されるコンピューティングリソースを最大限に活用するには、オペレーティングシステム(OS)のサポートと既存のアプリケーションソフトウェアの両方を調整する必要があります。また、アプリケーションのパフォーマンスを向上させるマルチコアプロセッサの機能は、アプリケーション内での複数のスレッドの使用に依存します。

マルチコアチップを統合すると、チップの生産歩留まりが低下する可能性があります。また、低密度のシングルコア設計よりも熱管理が困難です。 Intelは、単一のダイで2つのデュアルコアダイを統合キャッシュと組み合わせてクアッドコア設計を作成することで、この最初の問題に部分的に対処しました。したがって、4つのコアを生成するのではなく、2つの動作するデュアルコアダイを使用できます。シングルダイで、クアッドコアCPUを製造するために4つすべてが機能する必要があります。アーキテクチャの観点からは、最終的に、シングルCPU設計は、マルチプロセッシングコアよりもシリコン表面積をより有効に活用する可能性があるため、このアーキテクチャへの開発コミットメントは、陳腐化のリスクを伴う可能性があります。最後に、生の処理能力だけがシステムパフォーマンスの制約ではありません。同じシステムバスとメモリ帯域幅を共有する2つのプロセッシングコアは、実際のパフォーマンス上の利点を制限します。 2009年のレポートで、Jun Ni博士は、シングルコアがメモリ帯域幅の制限に近い場合、デュアルコアに移行すると30%から70%の改善が見込めることを示しました。メモリ帯域幅に問題がなければ、90%の改善が期待できます。でも、アムダールの法則は、この主張を疑わしいものにします。[13] CPU間の通信が制限要因である場合、2つのCPUを使用するアプリケーションがシングルコアのアプリケーションでより高速に実行される可能性があり、100%以上の改善と見なされます。

ハードウェア

トレンド

プロセッサ開発の傾向は、数百または数千ものコアを備えたプロセッサが理論的に可能になるにつれて、コアの数が増え続ける傾向にあります。[14]さらに、同時マルチスレッディング、メモリオンチップ、および専用の「異種」(または非対称)コアと混合されたマルチコアチップは、特にマルチメディア、認識、およびネットワーキングアプリケーションの処理において、さらなるパフォーマンスと効率の向上を約束します。たとえば、big.LITTLEコアには、高性能コア(「big」と呼ばれる)と低電力コア(「LITTLE」と呼ばれる)が含まれます。高度な細粒度または超細粒度の電力管理でワットあたりのパフォーマンスに焦点を当てることにより、エネルギー効率を改善する傾向もあります。動的な電圧周波数のスケーリング(つまり、ラップトップコンピューターとポータブルメディアプレーヤー)。

(シングルコア設計から進化したのではなく)多数のコア用に最初から設計されたチップは、質的な違いを強調して、メニーコア設計と呼ばれることがあります。

アーキテクチャ

マルチコアアーキテクチャのコアの構成とバランスは、非常に多様です。一部のアーキテクチャは、一貫して繰り返される1つのコア設計(「同種」)を使用しますが、他のアーキテクチャは、それぞれが異なる「異種」の役割に最適化された異なるコアの混合を使用します。

複数のコアがどのように実装および統合されるかは、開発者のプログラミングスキルと、アプリおよびデバイスに対する対話性に対する消費者の期待の両方に大きく影響します。[15]オクタコアとしてアドバタイズされたデバイスは、それぞれが固定クロック速度の2セットのクアッドコアであるのとは対照的にTrueオクタコアまたは同様のスタイリングとしてアドバタイズされた場合にのみ独立したコアを持ちます。[16] [17]

EE Times2008のRickMerrittによる記事「CPU設計者がマルチコアの未来について議論する」[18]には、次のコメントが含まれています。

Chuck Moore [...]は、コンピューターは携帯電話のようにすべきであり、さまざまな特殊コアを使用して、高レベルのアプリケーションプログラミングインターフェイスによってスケジュールされたモジュラーソフトウェアを実行することを提案しました。

[...]ルネサスの上級チーフエンジニアである長谷川敦氏は概ね同意した。彼は、携帯電話が協調して動作する多くの特殊コアを使用することは、将来のマルチコア設計の良いモデルであると示唆しました。

[...]アナント・アガーウォール、スタートアップの創業者兼最高経営責任者Tilera社は、反対の見解を取りました。彼は、マルチコアチップは、ソフトウェアモデルを単純に保つために、汎用コアの同種のコレクションである必要があると述べました。

ソフトウェア効果

古いバージョンのアンチウイルスアプリケーションは、GUIスレッドがユーザーからのコマンドを待機している間(スキャンのキャンセルなど)、スキャンプロセス用の新しいスレッドを作成する場合があります。このような場合、マルチコアアーキテクチャは、単一のスレッドがすべての面倒な作業を実行し、複数のコア間で作業のバランスをとることができないため、アプリケーション自体にはほとんどメリットがありません。真にマルチスレッドのコードをプログラミングするには、スレッドの複雑な調整が必要になることが多く、スレッド間で共有されるデータの処理が織り交ぜられるため、微妙で見つけにくいバグが簡単に発生する可能性がありますスレッドセーフを参照)。)。その結果、そのようなコードは、壊れたときにシングルスレッドコードよりもデバッグがはるかに困難になります。コンピュータハードウェアを最大限に活用するという消費者レベルの需要は比較的まれであるため、消費者レベルのスレッド化されたアプリケーションを作成する動機が不足していると認識されてきました。また、ビデオコーデックで使用されるエントロピーエンコーディングアルゴリズムのデコードなどのシリアルタスクは、生成された各結果がエントロピーデコードアルゴリズムの次の結果の作成に使用されるため、並列化することはできません。

プロセッサのクロック速度のさらなる大幅な増加によって引き起こされる深刻な熱および電力消費の問題に起因するマルチコアチップ設計の重要性が増していることを考えると、これらの新しいチップを利用するためにソフトウェアをマルチスレッド化できる範囲は、将来のコンピュータパフォーマンスに対する唯一の最大の制約。開発者が複数のコアによって提供されるリソースを十分に活用するソフトウェアを設計できない場合、最終的には克服できないパフォーマンスの上限に達します。

電気通信市場は、データパスとコントロールプレーンにこれらのマルチコアプロセッサが非常に迅速に採用されたため、並列データパスパケット処理の新しい設計を必要とした最初の市場の1つでした。これらのMPUは、独自のマイクロコードまたはピココードに基づいていた従来のネットワークプロセッサ[19]に取って代わります。

並列プログラミング技術は、複数のコアから直接恩恵を受けることができます。Cilk PlusOpenMPOpenHMPPFastFlow、Skandium、MPIErlangなどの既存の並列プログラミングモデルはマルチコアプラットフォームで使用できます。 Intelは、TBBと呼ばれるC ++並列処理の新しい抽象化を導入しました。その他の研究活動には、Codeplay Sieve System、Cray's Chapel、Sun's Fortress、およびIBMのX10が含まれます。

マルチコア処理は、最新の計算ソフトウェア開発の能力にも影響を与えています。新しい言語でプログラミングしている開発者は、最新の言語がマルチコア機能をサポートしていないことに気付くかもしれません。次に、数値ライブラリ使用して、CFortranなどの言語で記述されたコードにアクセスする必要があります。これらのコードはC#などの新しい言語よりも高速に数学計算を実行します。 IntelのMKLとAMDのACMLこれらのネイティブ言語で書かれており、マルチコア処理を利用しています。プロセッサ間でアプリケーションのワークロードのバランスを取ることは、特にプロセッサのパフォーマンス特性が異なる場合、問題になる可能性があります。この問題に対処するためのさまざまな概念モデルがあります。たとえば、調整言語とプログラムビルディングブロック(プログラミングライブラリまたは高階関数)を使用します。各ブロックは、プロセッサタイプごとに異なるネイティブ実装を持つことができます。ユーザーはこれらの抽象化を使用してプログラミングするだけで、インテリジェントコンパイラがコンテキストに基づいて最適な実装を選択します。[20]

並行性の管理は、並列アプリケーションの開発において中心的な役割を果たします。並列アプリケーションを設計する際の基本的な手順は次のとおりです。

パーティショニング
デザインのパーティショニング段階は、並列実行の機会を明らかにすることを目的としています。したがって、問題のきめ細かい分解と呼ばれるものを生成するために、多数の小さなタスクを定義することに焦点が当てられます。
コミュニケーション
パーティションによって生成されたタスクは、同時に実行することを目的としていますが、通常、独立して実行することはできません。あるタスクで実行される計算には、通常、別のタスクに関連付けられたデータが必要です。次に、計算を続行できるように、データをタスク間で転送する必要があります。この情報フローは、デザインの通信フェーズで指定されます。
凝集
第3段階では、開発は抽象的なものから具体的なものへと移行します。開発者は、あるクラスの並列コンピューターで効率的に実行されるアルゴリズムを取得する目的で、パーティショニングと通信のフェーズで行われた決定を再検討します。特に、開発者は、それぞれがより大きなサイズのより少ない数のタスクを提供するために、パーティショニングフェーズによって識別されたタスクを結合または集約することが有用かどうかを検討します。また、データと計算を複製する価値があるかどうかも判断します。
マッピング
並列アルゴリズムの設計の第4の最終段階では、開発者は各タスクを実行する場所を指定します。このマッピングの問題は、自動タスクスケジューリングを提供するユニプロセッサまたは共有メモリコンピュータでは発生しません。

一方、サーバー側では、マルチコアプロセッサは、多くのユーザーが同時にサイトに接続し、独立した実行スレッド持つことができるため、理想的です。これにより、スループットが大幅に向上したWebサーバーとアプリケーションサーバーが可能になります

ライセンス

ベンダーは、「プロセッサごとに」一部のソフトウェアのライセンスを取得する場合があります。「プロセッサ」は単一のコアまたはコアの組み合わせのいずれかで構成されている可能性があるため、これによりあいまいさが生じる可能性があります。

  • 当初、一部のエンタープライズソフトウェアでは、Microsoftは引き続きソケットごとのライセンスシステムを使用していましたただし、BizTalk Server 2013SQL Server 2014Windows Server 2016などの一部のソフトウェアでは、Microsoftはコアごとのライセンスに移行しています。[21]
  • Oracle Corporationは、AMD X2またはIntelデュアルコアCPUをシングルプロセッサとしてカウントしますが[要出典]、他のタイプ、特に3つ以上のコアを備えたプロセッサには他のメトリックを使用します。[22]

組み込みアプリケーション

プロセッサ、メモリ、電源、および外部インターフェイスを備えたプラグインカード上組み込みシステム

組み込みコンピューティングは、「主流」のPCとは異なるプロセッサテクノロジの分野で動作します。マルチコアに向けた同じ技術的推進力がここでも当てはまります。実際、タスクを異なるプロセッサ間で簡単に分割できる場合、多くの場合、アプリケーションはマルチコアテクノロジに「自然に」適合します。

さらに、組み込みソフトウェアは通常、特定のハードウェアリリース用に開発されているため、ソフトウェアの移植性、レガシーコード、または独立した開発者のサポートの問題は、PCやエンタープライズコンピューティングの場合よりも重要ではありません。その結果、開発者は新しいテクノロジーを採用しやすくなり、その結果、マルチコア処理アーキテクチャとサプライヤの種類が増えます。

ネットワークプロセッサ

2010年の時点で、マルチコアネットワークプロセッサが主流になり、Freescale SemiconductorCavium NetworksWintegraBroadcomなどの企業はすべて8つのプロセッサを搭載した製品を製造しています。システム開発者にとって重要な課題は、対称型マルチプロセッシング(SMP)オペレーティングシステムに固有のパフォーマンス制限にもかかわらず、これらのデバイスのすべてのコアを活用して、システムレベルで最大のネットワークパフォーマンスを実現する方法です。6WINDなどの企業は、ネットワークデータプレーンがネットワークデバイスのオペレーティングシステムの外部の高速パス環境で実行されるように設計されたポータブルパケット処理ソフトウェアを提供しています。[23]

デジタル信号処理

処理するデジタル信号:同じ傾向を適用テキサス・インスツルメンツは、三コアTMS320C6488および4コアTMS320C5441を有するフリースケール4コアMSC8144および6コアMSC8156(両方は、それらが8コア後継に取り組んで述べました)。新しいエントリには、Stream Processors、IncのStorm-1ファミリが含まれ、チップあたり40および80の汎用ALUがあり、すべてCでSIMDエンジンとしてプログラム可能であり、Picochipは通信アプリケーションに焦点を合わせた単一のダイに300のプロセッサを搭載しています。

異種システム

異種コンピューティング、システム用途プロセッサまたはコアの複数の種類は、マルチコアソリューションは、より一般的になっている場合:ザイリンクスのZynqウルトラスケール+ MPSoCは、クアッドコアARMのCortex-A53およびデュアルコアARMのCortex-R5を有しています。OpenAMPなどのソフトウェアソリューションは、プロセッサ間通信を支援するために使用されています。

モバイルデバイスは、ARMbig.LITTLEアーキテクチャを使用する場合があります

ハードウェアの例

コマーシャル

無料

アカデミック

ベンチマーク

マルチコアプロセッサの研究開発では、多くの場合、多くのオプションが比較され、そのような評価を支援するためにベンチマークが開発されます。既存のベンチマークには、異種システム用のSPLASH-2、PARSEC、およびCOSMICが含まれます。[46]

も参照してください

注意事項

  1. ^ デジタルシグナルプロセッサ(DSP)は、ハイエンドの汎用プロセッサよりもはるかに長い間マルチコアアーキテクチャを使用してきました。 DSP固有の実装の典型的な例は、の組み合わせであろうRISCCPUとDSPMPU。これにより、ユーザーインターフェイス用の汎用プロセッサとリアルタイムデータ処理用のDSPを必要とする製品の設計が可能になります。このタイプのデザインは携帯電話で一般的です。他のアプリケーションでは、非常に多くのプロセッサを搭載したマルチコアDSPを開発する企業が増えています。
  2. ^ 2種類のオペレーティングシステムでデュアルCPUマルチプロセッサを使用できます。パーティション化されたマルチプロセッシングと対称型マルチプロセッシング(SMP)です。パーティションアーキテクチャでは、各CPUは物理メモリの個別のセグメントで起動し、独立して動作します。SMP OSでは、プロセッサは共有スペースで動作し、OS内でスレッドを独立して実行します。

参考文献

  1. ^ ラウズ、マーガレット(2007年3月27日)。「定義:マルチコアプロセッサ」TechTarget。2010年8月5日にオリジナルからアーカイブされまし2013年3月6日取得
  2. ^ シャウアー、ブライアン。「マルチコアプロセッサ–必需品」(PDF)201111月25日にオリジナル(PDF)からアーカイブされまし
  3. ^ a b スミス、ライアン。「NVIDIAがGeForceRTX 30シリーズを発表:RTX3080およびRTX3090以降のゲーム向けアンペア」www.anandtech.com 2020915日取得
  4. ^ 「SunwayTaihuLight-SunwayMPP、Sunway SW26010 260C 1.45GHz、Sunway | TOP500」www.top500.org 2020915日取得
  5. ^ Suleman、Aater(2011年5月20日)。「何が並列プログラミングを難しくしているのですか?」FutureChips。2011年5月29日にオリジナルからアーカイブされまし2013年3月6日取得
  6. ^ Duran、A(2011)。「Ompss:異種マルチコアアーキテクチャをプログラミングするための提案」。並列処理レター21(2):173–193。土井10.1142 / S0129626411000151
  7. ^ Schor、David(2017年11月)。「2,048コアのPEZY-SC2はGreen500の記録を打ち立てました」WikiChip。
  8. ^ Vajda、András(2011-06-10)。メニーコアチップのプログラミングスプリンガー。NS。3. ISBN 978-1-4419-9739-5
  9. ^ シュラウト、ライアン(2009年12月2日)。「Intelは48コアx86プロセッサをシングルチップクラウドコンピュータとして示しています」2016年1月5日にオリジナルからアーカイブされました2015年5月17日取得
  10. ^ 「Intelは48コアのクラウドコンピューティングシリコンチップを発表」BBC。2009年12月3日。2012年12月6日のオリジナルからアーカイブ2013年3月6日取得
  11. ^ Patterson、DavidA。「コンピュータアーキテクチャの未来」。Berkeley EECS Annual Research Symposium(BEARS)、College of Engineering、UC Berkeley、US。2006年。
  12. ^ Suleman、Aater(2011年5月19日)。「Q&A:マルチコアはエネルギーを節約しますか?そうではありません」2012年12月16日にオリジナルからアーカイブされまし2013年3月6日取得
  13. ^ Ni、Jun。「医用画像処理のためのマルチコアコンピューティングの技術の実現」(PDF)2010年7月5日にオリジナル(PDF)からアーカイブされました取得した17年2月2013
  14. ^ クラーク、ジャック。「Intel:なぜ1,000コアチップが実現可能か」ZDNet2015年8月6日にオリジナルからアーカイブされまし取り出さ年8月6 2015
  15. ^ Kudikala、Chakri(2016年8月27日)。「オクタコア電話に関するこれらの5つの神話は実際に真実です」ギズボット
  16. ^ 「MediaTeckはMT6592真のオクタコアモバイルプラットフォームを発表しますMediaTek。2013年11月20日。
  17. ^ 「オクタコアプロセッサとは」サムスン。Galaxyスマートフォンは、オクタコア(2.3GHzクアッド+ 1.6GHzクアッド)またはクアッドコア(2.15GHz + 1.6GHzデュアル)プロセッサのいずれかで動作します
  18. ^ メリット、リック(2008年2月6日)。「CPU設計者はマルチコアの将来について議論しています」EETimes2012年11月14日にオリジナルからアーカイブされました2013年3月6日取得
  19. ^ 「マルチコアパケット処理フォーラム」2009年12月21日にオリジナルからアーカイブされまし
  20. ^ ジョンダーリントン; Moustafa Ghanem; Yike Guo; Hing Wing To(1996)。「異種並列コンピューティングにおけるガイド付きリソース編成」。Journal of High PerformanceComputing4(1):13–23。CiteSeerX 10.1.1.37.4309  
  21. ^ ブライト、ピーター(2015年12月4日)。「WindowsServer2016は、ソケットごとではなくコアごとに移行し、ライセンスを取得します」ArsTechnicaコンデナスト2015年12月4日にオリジナルからアーカイブされました取り出さ年12月5 2015
  22. ^ 比較: 「OracleTechnology製品のライセンス」OMT-CO運用管理テクノロジーコンサルティングGmbH。2014-03-21にオリジナルからアーカイブされました2014年3月4取得
  23. ^ 「6WINDGATEソフトウェア:ネットワーク最適化ソフトウェア– SDNソフトウェア–コントロールプレーンソフトウェア| 6WIND」
  24. ^ 「Radeon™R3シリーズを搭載したSempron™3850APU | AMD」AMD2019年5月4日にオリジナルからアーカイブされました2019年5月5日取得
  25. ^ 「インテル®Atom™プロセッサーCシリーズの製品仕様」ark.intel.com 201954日取得
  26. ^ 「インテル®Atom™プロセッサーZシリーズの製品仕様」ark.intel.com 201954日取得
  27. ^ 「IntelPrepsデュアルコアCeleronプロセッサ」2007年10月11日。2007年11月4日のオリジナルからアーカイブ2007年11月12日取得
  28. ^ 「Intel®Celeron®プロセッサーJシリーズ製品仕様」ark.intel.com 201954日取得
  29. ^ 「以前はヨナの製品」ark.intel.com 201954日取得
  30. ^ 「以前はコンローだった製品」ark.intel.com 201954日取得
  31. ^ 「以前のKentsfieldの製品」ark.intel.com 201954日取得
  32. ^ 「Intel®Core™Xシリーズプロセッサーの製品仕様」ark.intel.com 201954日取得
  33. ^ 「インテル®Itanium®プロセッサーの製品仕様」ark.intel.com 201954日取得
  34. ^ 「Intel®Pentium®プロセッサーDシリーズ製品仕様」ark.intel.com 201954日取得
  35. ^ Zazaian、Mike(2006年9月26日)。「インテル:2011年までに80コア」アーカイブされたオリジナルの2006年11月9日に2006年9月28日取得
  36. ^ Kowaliski、Cyril(2014年2月18日)。「Intelは15コアのXeonE7v2プロセッサをリリースしました」2014-10-11にオリジナルからアーカイブされました。
  37. ^ 「IntelXeonプロセッサE7v3ファミリ」インテル2015年7月7日にオリジナルからアーカイブされました。
  38. ^ 「IntelXeonプロセッサE7v2ファミリ」インテル。2015年7月7日にオリジナルからアーカイブされました。
  39. ^ 「IntelXeonプロセッサE3v2ファミリ」インテル。2015年7月7日にオリジナルからアーカイブされました。
  40. ^ 「Intelは最大56コアと112スレッドのXeonPlatinumCPUを披露します」TechSpot 201954日取得
  41. ^ PDF、ダウンロード。「第2世代Intel®Xeon®スケーラブルプロセッサの概要」インテル201954日取得
  42. ^ 「インテル®XeonPhi™x100製品ファミリー製品仕様」ark.intel.com 201954日取得
  43. ^ 「Intel®XeonPhi™72x5プロセッサフ​​ァミリの製品仕様」ark.intel.com 201954日取得
  44. ^ コール、バーナード(2008年9月24日)。「ForthベースのIDEツールを搭載した40コアプロセッサが発表されました」
  45. ^ Chacos、Brad(2016年6月20日)。「単三電池で動作するほど効率的な1,000コアプロセッサであるKiloCoreに会いましょう」PCワールド2016年6月23日にオリジナルからアーカイブされました。
  46. ^ 「COSMICヘテロジニアスマルチプロセッサベンチマークスイート」2015年7月3日にオリジナルからアーカイブされまし

さらに読む

  • Khondker S. Hasan、Nicolas G. Grounds、John K. Antonio(2011年7月)。並行Javaスレッドを実行するマルチコアプロセッサのCPU可用性の予測並列および分散処理技術とアプリケーションに関する第17回国際会議(PDPTA-11)。米国ネバダ州ラスベガス。pp。551–557。CS1 maint:作成者パラメーターを使用します(リンク
  • Khondker S. Hasan、John Antonio、Sridhar Radhakrishnan(2014年2月)。マルチコア処理の効率を予測するための新しい複合CPU /メモリモデル高性能コンピュータアーキテクチャに関する第20回IEEE国際会議(HPCA-14)ワークショップ。米国フロリダ州オーランド。土井10.13140 /RG.2.1.3051.9207CS1 maint:作成者パラメーターを使用します(リンク

外部リンク