フラッシュメモリー

ウィキペディアから、無料の百科事典
ナビゲーションにジャンプ 検索にジャンプ

分解されたUSBフラッシュドライブ左側のチップはフラッシュメモリです。コントローラー右側にあります。

フラッシュメモリは、電気的に消去および再プログラムできる電子 不揮発性 コンピュータメモリ 記憶媒体です。フラッシュメモリの2つの主要なタイプ、NORフラッシュとNANDフラッシュは、NORおよびNAND 論理ゲートにちなんで名付けられています。NORフラッシュとNANDフラッシュは、フローティングゲートMOSFETで構成される同じセル設計を使用していますこれらは、ビットラインまたはワードラインの状態がハイまたはローにプルされるかどうかによって、回路レベルで異なります。NANDフラッシュでは、ビットラインとワードラインの関係はNANDゲートに似ています。NORフラッシュでは、NORゲートに似ています。

フローティングゲートメモリの一種であるフラッシュメモリは、 1980年に東芝で発明され、 EEPROM技術に基づいています。東芝は1987年にフラッシュメモリの販売を開始しました。[1] EPROMは、書き換える前に完全に消去する必要がありました。ただし、NANDフラッシュメモリは、ブロック(またはページ)で消去、書き込み、および読み取られる場合があります。これは、通常、デバイス全体よりもはるかに小さいものです。NORフラッシュメモリを使用すると、1つのマシンワードを消去した場所に書き込んだり、個別に読み取ったりすることができます。フラッシュメモリデバイスは通常、1つまたは複数のフラッシュメモリチップ(それぞれが多数のフラッシュメモリセルを保持)と、個別のフラッシュメモリコントローラチップで構成されます。

NANDタイプは、主にメモリカードUSBフラッシュドライブソリッドステートドライブ(2009年以降に製造されたもの)、フィーチャーフォンスマートフォン、およびデータの一般的な保存と転送のための同様の製品に見られます。NANDまたはNORフラッシュメモリは、多くのデジタル製品に構成データを保存するためにもよく使用されます。これは、以前はEEPROMまたはバッテリ駆動のスタティックRAMによって可能になったタスクです。フラッシュメモリの主な欠点は、特定のブロックで比較的少数の書き込みサイクルにしか耐えられないことです。[2]

フラッシュメモリ[3]は、コンピュータPDAデジタルオーディオプレーヤーデジタルカメラ携帯電話シンセサイザービデオゲーム科学機器産業用ロボット医療用電子機器で使用されています。フラッシュメモリの読み取りアクセス時間は高速ですが、スタティックRAMやROMほど高速ではありません。ポータブルデバイスでは、機械的な耐衝撃性のために ハードディスクよりも好まれます。

消去サイクルが遅いため、フラッシュメモリの消去に使用される大きなブロックサイズは、大量のデータを書き込むときに、非フラッシュEEPROMよりも速度が大幅に向上します。2019年の時点で、フラッシュメモリのコストははるかに低くなっています]バイトでプログラム可能なEEPROMよりも、システムが大量の不揮発性ソリッドステートストレージを必要とする場合は常に主要なメモリタイプになりました。ただし、EEPROMは、シリアルプレゼンス検出のように、少量のストレージのみを必要とするアプリケーションで引き続き使用されます[4] [5]

フラッシュメモリパッケージは、シリコン貫通ビアと数十層の3D TLC NANDセル(ダイあたり)を同時に使用したダイスタッキングを使用して、16個のスタックダイと統合フラッシュコントローラーを内部の個別のダイとして使用して、パッケージあたり最大1テビバイトの容量を実現できます。その包み。[6] [7] [8] [9]

歴史

背景

フラッシュメモリの起源は、フローティングゲートトランジスタとしても知られるフローティングゲートMOSFET(FGMOS)の開発にまでさかのぼることができます。[10] [11] MOSトランジスタとしても知られるオリジナルのMOSFET(金属-酸化物-半導体電界効果トランジスタ)は、1959年にベル研究所でエジプトのエンジニアMohamed M.Atallaと韓国のエンジニアDawonKahngによって発明されました。 [12 ] Kahngは、1967年にベル研究所で中国人エンジニアのSimon Min Szeと共同で、フローティングゲートMOSFETのバリエーションを開発しました。[13]彼らは、プログラム可能な形式を格納するためのフローティングゲートメモリセルとして使用できることを提案しました。不揮発性で再プログラム可能な読み取り専用メモリPROM )。[13]

初期のタイプのフローティングゲートメモリには、1970年代のEPROM(消去可能PROM)とEEPROM(電気的消去可能PROM)が含まれていました。[13]ただし、初期のフローティングゲートメモリでは、エンジニアがデータのビットごとにメモリセルを構築する必要があり、これは煩雑で[14]遅く、[15]高価であり、フローティングゲートメモリをニッチなアプリケーションに制限していました。軍事機器や初期の実験用携帯電話などの1970年代[10]

発明と商業化

舛岡富士雄は、東芝で働いていたときに、セルのグループに接続された1本のワイヤに電圧を印加することで、メモリのセクション全体をすばやく簡単に消去できる新しいタイプのフローティングゲートメモリを提案しました。[10]これにより、1980年に東芝でフラッシュメモリが発明されました。[14] [16] [17]東芝によると、「フラッシュ」という名前は、メモリの消去プロセスから、増岡の同僚である有泉翔二によって提案されました。内容は彼にカメラのフラッシュを思い出させた[18]増岡らは、1984年にNORフラッシュの発明を発表し[19] [20]、その後NANDを発表した。サンフランシスコで開催されたIEEE1987 International Electron Devices Meeting(IEDM)フラッシュ[21]

東芝は1987年にNANDフラッシュメモリを商業的に発売しました。[1] [13] IntelCorporation1988年に最初の商用NORタイプのフラッシュチップを発表しました。任意のメモリ位置へのランダムアクセスを許可します。これにより、コンピュータのBIOSセットトップボックスファームウェアなど、ほとんど更新する必要のないプログラムコードを格納するために使用される古い読み取り専用メモリ(ROM)チップの代わりになります。その耐久性は、オンチップフラッシュメモリの場合、わずか100回の消去サイクルからである可能性があります[23]。より一般的な10,000または100,000の消去サイクル、最大1,000,000の消去サイクル。[24] NORベースのフラッシュは、初期のフラッシュベースのリムーバブルメディアの基礎でした。CompactFlashは元々これに基づいていましたが、後のカードはより安価なNANDフラッシュに移行しました。

NANDフラッシュは、消去時間と書き込み時間を短縮し、セルあたりのチップ面積が少なくてすむため、NORフラッシュよりもストレージ密度が高く、ビットあたりのコストが低くなります。ただし、NANDフラッシュのI / Oインターフェイスは、ランダムアクセス外部アドレスバスを提供しません。むしろ、データはブロック単位で読み取る必要があり、通常のブロックサイズは数百から数千ビットです。ほとんどのマイクロプロセッサとマイクロコントローラはバイトレベルのランダムアクセスを必要とするため、これにより、NANDフラッシュはプログラムROMのドロップイン代替品としては不適切になります。この点で、NANDフラッシュはハードディスクや光メディアなどの他のセカンダリデータストレージデバイスに類似しているため、メモリカードソリッドステートドライブなどの大容量ストレージデバイスでの使用に非常に適しています。(SSD)。フラッシュメモリカードとSSDは、複数のNANDフラッシュメモリチップを使用してデータを保存します。

最初のNANDベースのリムーバブルメモリカードフォーマットは、1995年にリリースされたSmartMediaでした。その後、 MultiMediaCardSecure DigitalMemory StickxD-PictureCardなどの多くのフォーマットが続きました。

その後の開発

RS-MMCminiSDmicroSDなどの新世代のメモリカードフォーマットは、非常に小さなフォームファクタを備えています。たとえば、microSDカードの面積は1.5 cm 2をわずかに超え、厚さは1mm未満です。

NANDフラッシュは、2000年代後半から2010年代初頭に商業化されたいくつかの主要な技術の結果として、かなりのレベルのメモリ密度を達成しました。[25]

マルチレベルセル(MLC)テクノロジは、各メモリセルに複数のビットを格納します。NECは、1998年にマルチレベルセル(MLC)テクノロジを実証し、 80Mbのフラッシュメモリチップがセルあたり2ビットを格納しました。[26] STMicroelectronicsは、2000年に64MBのNORフラッシュメモリチップを搭載したMLCも実証しました。[27] 2009年、東芝とサンディスクは、セルあたり4ビットを格納し、64ギガビットの容量を保持するQLCテクノロジを備えたNANDフラッシュチップを発表しました。[28] [29]サムスン電子が導入     セルあたり3ビットを格納するトリプルレベルセル(TLC)テクノロジであり、2010年にTLCテクノロジを使用してNANDチップの量産を開始しました。[30]

チャージトラップフラッシュ

チャージトラップフラッシュ(CTF)技術は、上のブロッキングゲート酸化物とその下のトンネル酸化物の間に挟まれたポリシリコンフローティングゲートを、電気絶縁性の窒化ケイ素層に置き換えます。窒化ケイ素層は電子をトラップします。理論的には、CTFは電子漏れの傾向が少なく、データ保持が向上します。[31] [32] [33] [34] [35] [36]

CTFはポリシリコンを電気絶縁性の窒化物に置き換えるため、セルの小型化と耐久性の向上(劣化や摩耗の低減)が可能になります。ただし、電子がトラップされて窒化物に蓄積し、劣化につながる可能性があります。高温では電子がさらに励起されるため、リークが悪化します。ただし、CTF技術は、通常の方法で損傷する可能性があるため、技術の弱点であるトンネル酸化物とブロッキング層を使用します(トンネル酸化物は、非常に高い電界によって劣化する可能性があり、アノードによってブロッキング層が劣化する可能性があります)ホットホールインジェクション(AHHI)。[37] [38]

酸化物の劣化または摩耗は、フラッシュメモリの耐久性が制限される理由であり、酸化物は劣化すると電気的絶縁特性を失うため、劣化が進むにつれてデータ保持が低下します(データ損失の可能性が高くなります)。酸化物は、データの損失を引き起こす可能性のある電子の漏れを防ぐために、電子を絶縁する必要があります。

1991年、児玉、大山、白井宏樹などのNECの研究者は、チャージトラップ方式のフラッシュメモリの一種について説明しました。[39] 1998年、SaifunSemiconductorsのBoazEitan(後にSpansionが買収)は、従来のフラッシュメモリ設計で使用されていた従来のフローティングゲートを置き換えるために電荷トラップ層を利用したNROMという名前のフラッシュメモリ技術の特許を取得しました。[40] 2000年、Advanced Micro Devices(AMD)Richard M. Fastow、エジプトのエンジニアKhaled Z. Ahmed、ヨルダンのエンジニアSameer Haddad(後にSpansionに加わった)が率いる研究チームは、NORフラッシュメモリセルの電荷トラップメカニズムを実証しました。[41] CTFは、2002年にAMDと富士通によって商品化されました。 [42] 3D V-NAND(垂直NAND)テクノロジは、3Dチャージトラップフラッシュ(CTP)テクノロジを使用して、チップ内にNANDフラッシュメモリセルを垂直にスタックします。3D V-NANDテクノロジーは2007年に東芝によって最初に発表され[43] 、24層の最初のデバイスは2013年にSamsungElectronicsによって最初に商品化されました。 [44] [45]

3D集積回路技術

3D集積回路(3D IC)テクノロジーは、集積回路(IC)チップを1つの3DICチップパッケージに垂直に積み重ねます。[25]東芝は2007年4月にNANDフラッシュメモリに3DIC技術を導入し、16 GB eMMC準拠(製品番号THGAM0G7D8DBAI6、消費者向けWebサイトではTHGAMと略されることが多い)を組み込んだNANDフラッシュメモリチップを8スタック2GBで製造しました。 NANDフラッシュチップ。[46] 2007年9月、Hynix Semiconductor(現在のSK Hynix )は、ウェーハボンディングプロセスを使用して24スタックNANDフラッシュチップで製造された16GBフラッシュメモリチップを備えた24層3DIC技術を導入しました。[47]   東芝はまた、2008年に32  GBTHGBMフラッシュチップに8層3DICを使用しました。 [48] 2010年、東芝は、 16スタック 8GBチップで製造された128GBTHGBM2フラッシュチップに16層3DICを使用しました。 [49] 2010年代に、3DICはモバイルデバイスのNANDフラッシュメモリに広く商業的に使用されるようになりました。[25]

2017年8月現在、最大400 GB(4,000億バイト)の容量のmicroSDカードが利用可能です。[50] [51]同じ年、Samsungは3DICチップスタッキングと3DV-NANDおよびTLCテクノロジーを組み合わせて 、8つのスタックされた64層V-NANDチップを備えた512 GBKLUFG8R1EMフラッシュメモリチップを製造しました。[52] 2019年、Samsungは、8つのスタックされた96層V-NANDチップとQLCテクノロジーを備えた1024GBフラッシュチップを製造しました。[53] [54] 

動作原理

フラッシュメモリセル

フラッシュメモリは、フローティングゲートトランジスタで作られたメモリセルの配列に情報を格納しますシングルレベルセル(SLC)デバイスでは、各セルは1ビットの情報のみを格納します。トリプルレベルセル(TLC)デバイスを含むマルチレベルセル(MLC)デバイスは、セルごとに複数のビットを格納できます。

フローティングゲートは、導電性(通常、ほとんどの種類のフラッシュメモリではポリシリコン)または非導電性( SONOSフラッシュメモリのように)の場合があります。[55]

フローティングゲートMOSFET

フラッシュメモリでは、各メモリセルは標準の金属酸化膜半導体電界効果トランジスタ(MOSFET)に似ていますが、トランジスタに1つではなく2つのゲートがある点が異なります。セルは、電流が2つの端子(ソースとドレイン)間を流れ、フローティングゲート(FG)とコントロールゲート(CG)によって制御される電気スイッチと見なすことができます。CGは他のMOSトランジスタのゲートに似ていますが、この下には、酸化物層によって周囲全体が絶縁されたFGがあります。FGはCGとMOSFETチャネルの間に挿入されます。FGはその絶縁層によって電気的に絶縁されているため、FGに配置された電子はトラップされます。FGに電子が帯電すると、この電荷がCGからの電界を遮蔽するため、セルのしきい値電圧(V T1 )。これは、チャネルを導電性にするために、より高い電圧(V T2)をCGに印加する必要があることを意味します。トランジスタから値を読み取るために、しきい値電圧(VT1VT2)の中間の電圧がCGに印加されます。チャネルがこの中間電圧で導通する場合、FGは充電されていない必要があります(充電されている場合、中間電圧がV T2未満であるため、導通は得られません。)、したがって、論理「1」がゲートに格納されます。チャネルが中間電圧で導通しない場合は、FGが充電されていることを示しているため、論理「0」がゲートに格納されます。論理的な「0」または「1」の存在は、中間電圧がCGにアサートされたときにトランジスタに電流が流れているかどうかを判断することによって検出されます。セルごとに複数のビットを格納するマルチレベルセルデバイスでは、FGの電荷レベルをより正確に判断するために、電流の量が(単にその存在または不在ではなく)検出されます。

フローティングゲートMOSFETは、フローティングゲートとシリコンの間に電気絶縁トンネル酸化物層があり、ゲートがシリコンの上に「フローティング」するため、このように名付けられました。酸化物は電子をフローティングゲートに閉じ込めたままにします。非常に高い電界により、劣化または摩耗(およびフローティングゲートフラッシュメモリの耐久性の制限)が発生します(1センチメートルあたり1000万ボルト)酸化物が経験した。このような高電圧密度は、比較的薄い酸化物の原子結合を時間の経過とともに破壊し、その電気絶縁特性を徐々に低下させ、電子をトラップしてフローティングゲートから酸化物に自由に通過(リーク)させ、データ損失の可能性を高めます。電子(その量は異なる電荷レベルを表すために使用され、それぞれがMLCフラッシュのビットの異なる組み合わせに割り当てられる)は通常、フローティングゲートにあるためです。これが、データ保持が低下し、劣化が進むにつれてデータ損失のリスクが高まる理由です。[56] [57] [35] [58] [59]

ファウラー-ノルドハイムトンネリング

電子を制御ゲートからフローティングゲートに移動させるプロセスは、ファウラー-ノルドハイムトンネリングと呼ばれ、MOSFETのしきい値電圧を上げることによってセルの特性を根本的に変化させます。これにより、特定のゲート電圧に対してトランジスタを流れるドレイン-ソース電流が変化します。これは、最終的にバイナリ値をエンコードするために使用されます。Fowler-Nordheimトンネリング効果は可逆的であるため、電子をフローティングゲートに追加したり、フローティングゲートから削除したりすることができます。これは、従来、書き込みと消去として知られているプロセスです。[60]

内部チャージポンプ

比較的高いプログラミングおよび消去電圧の必要性にもかかわらず、今日の事実上すべてのフラッシュチップは単一の供給電圧のみを必要とし、オンチップチャージポンプを使用して必要とされる高電圧を生成します

1.8 V NANDフラッシュチップが使用するエネルギーの半分以上が、チャージポンプ自体で失われます。ブーストコンバータはチャージポンプよりも本質的に効率的であるため、低電力SSDを開発する研究者すべての初期フラッシュチップで使用されていたデュアルVcc / Vpp供給電圧に戻し、単一のSSDですべてのフラッシュチップの高Vpp電圧を駆動することを提案しました。共有外部ブーストコンバータ。[61] [62] [63] [64] [65] [66] [67] [68]

宇宙船やその他の高放射線環境では、オンチップチャージポンプがフラッシュチップの最初の故障部分ですが、フラッシュメモリは読み取り専用モードではるかに高い放射線レベルで動作し続けます。[69]

NORフラッシュ

NORフラッシュメモリの配線とシリコン上の構造

NORフラッシュでは、各セルの一方の端が直接グランドに接続され、もう一方の端がビットラインに直接接続されています。この配置は、 NORゲートのように機能するため、「NORフラッシュ」と呼ばれます。ワードラインの1つ(セルのCGに接続)がハイになると、対応するストレージトランジスタが出力ビットラインをローに引き下げます。NORフラッシュは、ディスクリート不揮発性メモリデバイスを必要とする組み込みアプリケーションに最適なテクノロジーであり続けています。NORデバイスの低い読み取りレイテンシー特性により、単一のメモリ製品での直接コード実行とデータストレージの両方が可能になります。[70]

プログラミング

ホットエレクトロン注入によるNORメモリセルのプログラミング(論理0に設定)
量子トンネリングによるNORメモリセルの消去(論理1に設定)

デフォルト状態のシングルレベルNORフラッシュセルは、論理的にはバイナリの「1」値と同等です。これは、制御ゲートに適切な電圧を印加すると電流がチャネルを流れ、ビットライン電圧がプルダウンされるためです。NORフラッシュセルは、次の手順でプログラムするか、バイナリの「0」値に設定できます。

  • 上昇したオン電圧(通常> 5 V)がCGに印加されます
  • これでチャネルがオンになり、電子がソースからドレインに流れることができます(NMOSトランジスタを想定)
  • ソース-ドレイン電流は十分に高いため、ホットエレクトロン注入と呼ばれるプロセスを介して、高エネルギーの電子が絶縁層を通ってFGにジャンプします。

消去

NORフラッシュセルを消去する(「1」状態にリセットする)には、逆極性の大きな電圧をCGとソース端子の間に印加し、量子トンネリングを介して電子をFGから引き出します。最新のNORフラッシュメモリチップは、消去セグメント(ブロックまたはセクターと呼ばれることが多い)に分割されています。消去操作は、ブロック単位でのみ実行できます。消去セグメント内のすべてのセルを一緒に消去する必要があります。ただし、NORセルのプログラミングは、通常、一度に1バイトまたはワードで実行できます。

NANDフラッシュメモリの配線とシリコン上の構造

NANDフラッシュ

NANDフラッシュもフローティングゲートトランジスタを使用しますが、 NANDゲートに似た方法で接続されています。複数のトランジスタが直列に接続され、すべてのワードラインがハイにプルされた場合にのみビットラインがローにプルされます(トランジスタの上) V T)。これらのグループは、単一のトランジスタがNORフラッシュでリンクされるのと同じ方法で、いくつかの追加のトランジスタを介してNORスタイルのビットラインアレイに接続されます。

NORフラッシュと比較して、単一のトランジスタをシリアルリンクされたグループに置き換えると、アドレス指定のレベルが高くなります。NORフラッシュはページ、ワード、ビットでメモリをアドレス指定する可能性がありますが、NANDフラッシュはページ、ワード、ビットでメモリをアドレス指定する可能性があります。ビットレベルのアドレス指定は、一度に1ビットのみにアクセスするビットシリアルアプリケーション(ハードディスクエミュレーションなど)に適しています。一方、インプレース実行アプリケーションでは、ワード内のすべてのビットに同時にアクセスする必要があります。これには、ワードレベルのアドレス指定が必要です。いずれの場合も、ビットアドレッシングモードとワードアドレッシングモードの両方が、NORまたはNANDフラッシュのいずれかで可能です。

データを読み取るには、最初に目的のグループを選択します(NORアレイから単一のトランジスタを選択するのと同じ方法で)。次に、ほとんどのワードラインはプログラムされたビットのV Tより上に引き上げられ、そのうちの1つは消去されたビットのVTのすぐ上に引き上げられます。選択したビットがプログラムされていない場合、シリーズグループは導通します(そしてビットラインをローに引き下げます)。

追加のトランジスタにもかかわらず、アース線とビットラインの削減により、より高密度のレイアウトとチップあたりのより大きなストレージ容量が可能になります。(アース線とビット線は、実際には図の線よりもはるかに幅が広くなっています。)さらに、NANDフラッシュには通常、特定の数の障害が含まれることが許可されています(BIOS  ROMで使用されるNORフラッシュは、障害なし)。メーカーは、トランジスタのサイズを縮小することにより、使用可能なストレージの量を最大化しようとしています。

NANDフラッシュセルは、さまざまな電圧に対する応答を分析することによって読み取られます。[58]

書き込みと消去

NANDフラッシュは、書き込みにトンネルインジェクションを使用し、消去にトンネルリリースを使用します。NANDフラッシュメモリは、USBフラッシュドライブと呼ばれるリムーバブルUSBストレージデバイスのコアを形成し、現在利用可能なほとんどのメモリカードフォーマットとソリッドステートドライブも同様です。

NANDフラッシュの階層構造は、文字列を確立するセルレベルで始まり、次にページ、ブロック、プレーン、そして最終的にはダイを確立します。文字列は、1つのセルのソースが次のセルのドレインに接続されている一連の接続されたNANDセルです。NANDテクノロジに応じて、ストリングは通常32〜128個のNANDセルで構成されます。文字列はページに編成され、ブロックに編成され、各文字列はビットライン(BL)と呼ばれる個別の線に接続されます。文字列内の同じ位置にあるすべてのセルは、ワードライン(WL)平面によって制御ゲートを介して接続されます。同じBLを介して接続されている特定の数のブロックが含まれています。フラッシュダイは、1つまたは複数のプレーンと、すべての読み取り/書き込み/消去操作を実行するために必要な周辺回路で構成されます。

NANDフラッシュのアーキテクチャは、データをページ単位で読み取りおよびプログラムできることを意味します。通常、サイズは4KiBから16KiBですが、複数のページとMBサイズで構成されるブロック全体のレベルでのみ消去できます。ブロックが消去されると、すべてのセルが論理的に1に設定されます。データは、消去されたブロック内のページへの1回のパスでのみプログラムできます。プログラミングによって0に設定されたセルは、ブロック全体を消去することによってのみ1にリセットできます。これは、すでにデータが含まれているページに新しいデータをプログラムする前に、ページの現在のコンテンツと新しいデータを新しい消去されたページにコピーする必要があることを意味します。適切なページが利用できる場合は、データをすぐに書き込むことができます。消去されたページが利用できない場合は、データをそのブロック内のページにコピーする前に、ブロックを消去する必要があります。[71]

垂直NAND

3DNANDは2Dを超えてスケ​​ーリングを続けます。

垂直NAND(V-NAND)または3D NANDメモリは、メモリセルを垂直にスタックし、チャージトラップフラッシュアーキテクチャを使用します。垂直層は、小さな個々のセルを必要とせずに、より大きな面積ビット密度を可能にします。[72] Kioxia Corporation(旧Toshiba Memory Corporation)の商標であるBiCSFlash商標でも販売されています。3DNANDは2007年に東芝によって最初に発表されました。 [43] V-NANDは2013年にSamsungElectronicsによって最初に商業的に製造されました。 [44] [45] [73] [74]

構造

V-NANDは、埋め込まれた窒化ケイ素膜に電荷を蓄積する電荷トラップフラッシュジオメトリ(AMD富士通によって2002年に商業的に導入された)[42]を使用します。このような膜は、点欠陥に対してより堅牢であり、より多くの電子を保持するために厚くすることができます。V-NANDは、平面電荷トラップセルを円筒形に包みます。[72]2020年現在、MicronとIntelの3D NANDフラッシュメモリは代わりにフローティングゲートを使用していますが、MicronとIntelのパートナーシップが解消されたため、Micron128層以上の3DNANDメモリは従来の電荷トラップ構造を使用しています。チャージトラップ3DNANDフラッシュはフローティングゲート3DNANDよりも薄いです。フローティングゲート3DNANDでは、メモリセルは互いに完全に分離されていますが、チャージトラップ3D NANDでは、メモリセルの垂直グループが同じ窒化ケイ素材料を共有しています。[75]

個々のメモリーセルは、複数の同心の垂直シリンダーで満たされた穴を含む1つの平面ポリシリコン層で構成されています。穴のポリシリコン表面はゲート電極として機能します。最も外側の二酸化ケイ素シリンダーはゲート誘電体として機能し、電荷を蓄積する窒化ケイ素シリンダーを囲み、次に、導電性チャネルとして機能する導電性ポリシリコンの中央ロッドを囲むトンネル誘電体として二酸化ケイ素シリンダーを囲みます。[72]

電荷が窒化ケイ素記憶媒体を通って垂直に移動することができず、ゲートに関連する電界が各層内に緊密に閉じ込められているため、異なる垂直層のメモリーセルは互いに干渉しません。垂直方向のコレクションは、従来のNANDフラッシュメモリが構成されているシリアルリンクグループと電気的に同じです。[72]

建設

V-NANDセルのグループの成長は、導電性(ドープ)ポリシリコン層と絶縁性二酸化シリコン層の交互のスタックから始まります。[72]

次のステップは、これらの層に円筒形の穴を形成することです。実際には、24層のメモリセルを備えた128 ギビビットのV-NANDチップには、約29億個のそのような穴が必要です。次に、穴の内面に複数のコーティングが施されます。最初に二酸化ケイ素、次に窒化ケイ素、次に二酸化ケイ素の2番目の層です。最後に、穴は導電性(ドープされた)ポリシリコンで満たされます。[72]

パフォーマンス

2013年の時点で、V-NANDフラッシュアーキテクチャは、従来のNANDの2倍の速度で読み取りおよび書き込み操作を可能にし、消費電力を50%削減しながら、最大10倍の長さを持続できます。これらは、10 nmリソグラフィを使用して同等の物理ビット密度を提供しますが、V-NANDが最大数百層を使用することを考えると、ビット密度を最大2桁増やすことができる場合があります。[72] 2020年の時点で、160層のV-NANDチップがSamsungによって開発されています。[76]

コスト

非垂直側壁からの3DNANDの最小ビットコスト。上部の開口部は層が増えるにつれて広がり、ビット密度の増加に対抗します。

3D NANDのウェーハコストは、縮小された(32 nm以下)平面NANDフラッシュに匹敵します。[77]ただし、平面NANDスケーリングが16 nmで停止している場合、ビットあたりのコストの削減は、16層から始まる3DNANDによって継続できます。ただし、層を介してエッチングされた穴の非垂直側壁のため。わずかな偏差でも、特定の層数に対して最小のビットコスト、つまり最小の等価設計ルール(または最大密度)につながります。この最小ビットコストの層数は、穴の直径が小さいほど減少します。[78]

制限事項

ブロック消去

フラッシュメモリの制限の1つは、ランダムアクセス方式で一度に1バイトまたはワードを読み取ったりプログラムしたりできますが、一度に消去できるのは1ブロックだけであるということです。これにより、通常、ブロック内のすべてのビットが1に設定されます。新しく消去されたブロックから始めて、そのブロック内の任意の場所をプログラムできます。ただし、ビットが0に設定されると、ブロック全体を消去することによってのみ1に戻すことができます。つまり、フラッシュメモリ(具体的にはNORフラッシュ)はランダムアクセスの読み取りおよびプログラミング操作を提供しますが、任意のランダムは提供しません。 -書き換えまたは消去操作にアクセスします。ただし、新しい値の0ビットが上書きされた値のスーパーセットである限り、場所を書き換えることができます。たとえば、ニブル値は1111に消去され、1110として書き込まれます。そのニブルに連続して書き込むと、1010、0010、最後に0000に変更されます。基本的に、消去によってすべてのビットが1に設定され、プログラミングではビットを0にしかクリアできません。[79 ] フラッシュデバイス用に設計された一部のファイルシステムは、セクターのメタデータを表すために、この書き換え機能を利用します( Yaffs1など)。YAFFS 2などの他のフラッシュファイルシステムは、この「リライト」機能を使用しません。「ライトワンスルール」を満たすために多くの追加作業を行います。

フラッシュメモリ内のデータ構造を完全に一般的な方法で更新することはできませんが、これにより、メンバーを無効としてマークすることでメンバーを「削除」できます。この手法は、1つのメモリセルが複数のビットを保持する マルチレベルセルデバイス用に変更する必要がある場合があります。

USBフラッシュドライブやメモリカードなどの一般的なフラッシュデバイスは、ブロックレベルのインターフェイス、またはデバイスを摩耗レベルにするたびに異なるセルに書き込むフラッシュ変換レイヤー(FTL)のみを提供します。これにより、ブロック内での増分書き込みが防止されます。ただし、集中的な書き込みパターンによってデバイスが早期に摩耗するのを防ぐのに役立ちます。

メモリーウェア

もう1つの制限は、フラッシュメモリには有限数のプログラム–消去サイクル(通常はP / Eサイクルとして書き込まれる)があることです。ほとんどの市販のフラッシュ製品は、摩耗によってストレージの完全性が低下し始める前に、約100,000 P / Eサイクルに耐えることが保証されています。[80] MicronTechnologySunMicrosystems、2008年12月17日に1,000,000 P / Eサイクルの定格のSLCNANDフラッシュメモリチップを発表しました。利用方法。

保証されたサイクルカウントは、ブロック0(TSOP  NANDデバイスの場合のように)またはすべてのブロック(NORの場合のように)にのみ適用されます。この影響は、一部のチップファームウェアまたはファイルシステムドライバーでは、書き込みをカウントし、書き込み操作をセクター間で分散するためにブロックを動的に再マッピングすることで軽減されます。この手法はウェアレベリングと呼ばれます。もう1つのアプローチは、書き込みが失敗した場合に書き込み検証とスペアセクターへの再マッピングを実行することです。これは不良ブロックと呼ばれる手法です。管理(BBM)。ポータブル消費者向けデバイスの場合、これらの摩耗管理技術は通常、フラッシュメモリの寿命をデバイス自体の寿命を超えて延長し、これらのアプリケーションではある程度のデータ損失が許容される場合があります。ただし、信頼性の高いデータストレージの場合、多数のプログラミングサイクルを実行する必要があるフラッシュメモリを使用することはお勧めできません。この制限は、シンクライアントルーターなどの「読み取り専用」アプリケーションでは意味がありません。これらのアプリケーションは、存続期間中に1回だけ、または多くても数回プログラムされます。

2012年12月、Macronixの台湾のエンジニアは、2012 IEEE International Electron Devices Meetingで、「自己修復」プロセスを使用してNANDフラッシュストレージの読み取り/書き込みサイクルを10,000から1億サイクルに改善する方法を見つけたと発表する意向を明らかにしました。これは、「メモリセルの小グループをアニールできるオンボードヒーター」を備えたフラッシュチップを使用していました。[82]内蔵の熱アニーリングは、通常の消去サイクルを局所的な高温プロセスに置き換えることで、蓄積された電荷を消去するだけでなく、チップ内の電子誘起応力を修復し、少なくとも1億回の書き込みサイクルを実現しました。 。[83]その結果、理論的には故障した場合でも、何度も消去および再書き込みできるチップができあがりました。Macronixのブレークスルーはモバイル業界にとって有望だったかもしれませんが、この機能を備えた商用製品が近い将来にリリースされる予定はありませんでした。[84]

読み取り妨害

NANDフラッシュメモリの読み取りに使用される方法により、同じメモリブロック内の近くのセルが時間の経過とともに変化する可能性があります(プログラムされるようになります)。これは読み取り妨害として知られています。読み取りのしきい値数は、通常、間にある消去操作の間に数十万回の読み取りがあります。1つのセルから継続的に読み取る場合、そのセルは失敗せず、後続の読み取りで周囲のセルの1つが失敗します。読み取り妨害の問題を回避するために、フラッシュコントローラーは通常、最後の消去以降のブロックへの読み取りの総数をカウントします。カウントがターゲット制限を超えると、影響を受けるブロックが新しいブロックにコピーされ、消去されてから、ブロックプールに解放されます。元のブロックは、消去後も新品同様です。ただし、フラッシュコントローラーが時間内に介入しない場合は、読み取りが妨げられますエラーが多すぎてエラー訂正コードで訂正できない場合、エラーが発生し、データが失われる可能性があります。[85] [86] [87]

X線効果

ほとんどのフラッシュICはボールグリッドアレイ(BGA)パッケージで提供され、そうでないものでも、他のBGAパッケージの隣のPCBにマウントされることがよくあります。PCBアセンブリの後、BGAパッケージを備えたボードは、ボールが適切なパッドに適切に接続されているかどうか、またはBGAを再加工する必要があるかどうかを確認するためにX線撮影されることがよくあります。これらのX線は、フラッシュチップ内のプログラムされたビットを消去できます(プログラムされた「0」ビットを消去された「1」ビットに変換します)。消去されたビット(「1」ビット)はX線の影響を受けません。[88] [89]

一部のメーカーは現在、X線防止SD [90]およびUSB [91]メモリデバイスを製造しています。

低レベルのアクセス

フラッシュメモリチップへの低レベルインターフェイスは、ビット変更可能性(0から1および1から0の両方)および外部アクセス可能なアドレスバスを介したランダムアクセスをサポートするDRAMROMEEPROMなどの他のメモリタイプのインターフェイスとは異なります

NORメモリには、読み取りとプログラミング用の外部アドレスバスがあります。NORメモリの場合、読み取りとプログラミングはランダムアクセスであり、ロック解除と消去はブロック単位です。NANDメモリの場合、読み取りとプログラミングはページ単位で行われ、ロック解除と消去はブロック単位で行われます。

NORメモリー

IntelによるNORフラッシュ

NORフラッシュからの読み取りは、アドレスとデータバスが正しくマップされている場合、ランダムアクセスメモリからの読み取りと同様です。このため、ほとんどのマイクロプロセッサは、NORフラッシュメモリをインプレース実行(XIP)メモリとして使用できます。つまり、NORフラッシュに格納されたプログラムは、最初にRAMにコピーしなくても、NORフラッシュから直接実行できます。NORフラッシュは、読み取りと同様のランダムアクセス方式でプログラムできます。プログラミングにより、ビットが論理1から0に変更されます。すでにゼロになっているビットは変更されません。消去は一度に1ブロック発生する必要があり、消去されたブロックのすべてのビットを1にリセットします。一般的なブロックサイズは64、128、または 256KiBです。

不良ブロック管理は、NORチップの比較的新しい機能です。不良ブロック管理をサポートしていない古いNORデバイスでは、メモリチップを制御するソフトウェアまたはデバイスドライバは、摩耗したブロックを修正する必要があります。そうしないと、デバイスは確実に動作しなくなります。

NORメモリのロック、ロック解除、プログラム、または消去に使用される特定のコマンドは、メーカーごとに異なります。製造されるすべてのデバイスに固有のドライバソフトウェアが必要になるのを避けるために、特別なCommon Flash Memory Interface(CFI)コマンドを使用すると、デバイスはそれ自体とその重要な動作パラメータを識別できます。

ランダムアクセスROMとしての使用に加えて、NORフラッシュはランダムアクセスプログラミングを利用することにより、ストレージデバイスとしても使用できます。一部のデバイスは、プログラムまたは消去操作がバックグラウンドで実行されている間でもコードが実行され続けるように、書き込み中の読み取り機能を提供します。シーケンシャルデータ書き込みの場合、NORフラッシュチップは通常、NANDフラッシュと比較して書き込み速度が遅くなります。

通常のNORフラッシュには、エラー訂正コードは必要ありません[92]

NANDメモリ

NANDフラッシュアーキテクチャは1989年に東芝によって導入されました。[93]これらのメモリは、ハードディスクなどのブロックデバイスのようにアクセスされます。各ブロックはいくつかのページで構成されています。ページのサイズは通常512、[94] 2,048、または4,096バイトです。各ページに関連付けられているのは、エラー訂正コード(ECC)チェックサムの格納に使用できる数バイト(通常はデータサイズの1/32)です。

一般的なブロックサイズは次のとおりです。

  • 16 KiBのブロックサイズ(有効)に対して、それぞれ512 +16バイトの32ページ 
  • 128KiBのブロックサイズに対してそれぞれ2,048 + 64バイトの64ページ[95]
  • 256KiBのブロックサイズに対してそれぞれ4,096 + 128バイトの64ページ[96]
  • 512KiBのブロックサイズに対してそれぞれ4,096 + 128バイトの128ページ。

読み取りとプログラミングはページベースで実行されますが、消去はブロックベースでのみ実行できます。[97]

NANDデバイスには、デバイスドライバソフトウェアまたは別のコントローラチップによる不良ブロック管理も必要です。たとえば、SDカードには、不良ブロック管理とウェアレベリングを実行するためのコントローラ回路が含まれています。論理ブロックが高レベルのソフトウェアによってアクセスされると、デバイスドライバーまたはコントローラーによって物理ブロックにマップされます。フラッシュチップ上のいくつかのブロックは、不良ブロックを処理するためにマッピングテーブルを格納するために取っておかれる場合があります。または、システムは電源投入時に各ブロックをチェックして、RAMに不良ブロックマップを作成する場合があります。より多くのブロックが不良としてマークされると、全体的なメモリ容量は徐々に減少します。

NANDは、ECCに依存して、通常のデバイス動作中に自然に障害が発生する可能性のあるビットを補正します。一般的なECCは、22ビットのECCを使用して2048ビット(256バイト)ごとに1ビットエラーを修正するか、24ビットのECCを使用して4096ビット(512バイト)ごとに1ビットエラーを修正します。[98] ECCが読み取り中にエラーを修正できない場合でも、ECCはエラーを検出する可能性があります。消去またはプログラム操作を行う場合、デバイスは、プログラムまたは消去に失敗したブロックを検出し、それらに不良のマークを付けることができます。次に、データが別の良好なブロックに書き込まれ、不良ブロックマップが更新されます。

ハミングコードは、SLCNANDフラッシュに最も一般的に使用されるECCです。リードソロモンコードBCHコード(Bose-Chaudhuri-Hocquenghemコード)は、MLCNANDフラッシュに一般的に使用されるECCです。一部のMLCNANDフラッシュチップは、適切なBCHエラー訂正コードを内部で生成します。[92]

ほとんどのNANDデバイスは、不良ブロックとともに工場から出荷されます。これらは通常、指定された不良ブロックマーキング戦略に従ってマーキングされます。いくつかの不良ブロックを許可することにより、メーカーは、すべてのブロックが良好であることを確認する必要がある場合よりもはるかに高い歩留まりを達成します。これにより、NANDフラッシュのコストが大幅に削減され、部品のストレージ容量がわずかに減少します。

NANDメモリからソフトウェアを実行する場合、仮想メモリ戦略がよく使用されます。メモリの内容を最初にページングするか、メモリマップドRAMにコピーして、そこで実行する必要があります(NAND + RAMの一般的な組み合わせになります)。システム内のメモリ管理ユニット(MMU)は便利ですが、これはオーバーレイを使用して実行することもできます。このため、一部のシステムではNORメモリとNANDメモリを組み合わせて使用​​し、小さいNORメモリをソフトウェアROMとして使用し、大きいNANDメモリをファイルシステムで分割して不揮発性データストレージ領域として使用します。

NANDは、NORのランダムアクセスとインプレース実行の利点を犠牲にします。NANDは、大容量のデータストレージを必要とするシステムに最適です。高密度、大容量、低コストを提供します。より高速な消去、順次書き込み、および順次読み取りが可能です。

標準化

Open NANDフラッシュインターフェイスワーキンググループ(ONFI)と呼ばれるグループが、NANDフラッシュチップ用の標準化された低レベルインターフェイスを開発しました。これにより、異なるベンダーの適合NANDデバイス間の相互運用が可能になります。ONFI仕様バージョン1.0 [99]は、2006年12月28日にリリースされました。

ONFIグループは、HynixIntelMicron TechnologyNumonyxなどの主要なNANDフラッシュメーカー、およびNANDフラッシュチップを組み込んだデバイスの主要メーカーによってサポートされています。[100]

東芝サムスンの2つの主要なフラッシュデバイスメーカーは、トグルモード(および現在はトグルV2.0)と呼ばれる独自の設計のインターフェイスを使用することを選択しました。このインターフェイスは、ONFI仕様とピンツーピンの互換性がありません。その結果、あるベンダーのデバイス用に設計された製品は、別のベンダーのデバイスを使用できない場合があります。[101]

IntelDell、およびMicrosoftを含むベンダーのグループは、 Non-Volatile Memory Host Controller Interface(NVMHCI)ワーキンググループを結成しました。[102]このグループの目標は、 PCI Expressバス に接続された「フラッシュキャッシュ」デバイスを含む、不揮発性メモリサブシステム用の標準ソフトウェアおよびハードウェアプログラミングインターフェイスを提供することです。

NORとNANDフラッシュの区別

NORフラッシュとNANDフラッシュは、2つの重要な点で異なります。

  • 個々のメモリーセルの接続は異なります。[要出典]
  • メモリの読み取りと書き込みに提供されるインターフェイスは異なります。NORはランダムアクセスを許可しますが、NANDはページアクセスのみを許可します。[103]

NORおよびNANDフラッシュは、メモリセル間の相互接続の構造から名前が付けられています。[要出典] NORフラッシュでは、セルがビットラインに並列に接続されているため、セルを個別に読み取ってプログラムすることができます。セルの並列接続は、CMOSNORゲートのトランジスタの並列接続に似ています。NANDフラッシュでは、セルは直列に接続され、CMOSNANDゲートに似ています。直列接続は並列接続よりも消費スペースが少なく、NANDフラッシュのコストを削減します。それ自体では、NANDセルが個別に読み取られてプログラムされるのを妨げることはありません。[要出典]

各NORフラッシュセルはNANDフラッシュセルよりも大きく(10 F24F 2  )、まったく同じ半導体デバイス製造を使用している場合でも、各トランジスタ、接点などはまったく同じサイズです。NORフラッシュセルにはセルごとに個別の金属接点。[104]

直列接続とワードライン接点の除去により、NANDフラッシュメモリセルの大きなグリッドは、同等のNORセルの面積の60%しか占有しません[105] (同じCMOSプロセス分解能、たとえば130  nm、90と仮定) nm、または65 nm)。NANDフラッシュの設計者は、外部アドレスとデータバス回路を削除することで、NANDチップの面積、つまりコストをさらに削減できることに気づきました。代わりに、外部デバイスは、必要なデータを内部で取得して出力するシーケンシャルアクセスコマンドおよびデータレジスタを介してNANDフラッシュと通信できます。この設計上の選択により、NANDフラッシュメモリへのランダムアクセスは不可能になりましたが、NANDフラッシュの目標はメカニカルハードディスクを置き換えることでした。、ROMを交換しないでください。

属性 NAND または
主な用途 ファイルストレージ コード実行
ストレージ容量 高い 低い
ビットあたりのコスト 低い
有効電力 低い
待機電力 低い
書き込み速度 速い
読み取り速度 速い
インプレース実行(XIP) 番号 はい
信頼性 高い

耐久性を書く

SLCフローティングゲートNORフラッシュの書き込み耐久性は通常NANDフラッシュと同等かそれ以上ですが、MLCNORとNANDフラッシュは同様の耐久性を備えています。NANDおよびNORフラッシュのデータシート、およびフラッシュメモリを使用するストレージデバイスにリストされている耐久サイクル定格の例が提供されています。[106]

フラッシュメモリの種類 耐久性評価(ブロックごとの消去 フラッシュメモリまたはストレージデバイスの例
SLCNAND _ 100,000 Samsung OneNAND KFW4G16Q2M、Toshiba SLC NANDフラッシュチップ、[107] [108] [109] [110] [111] Transcend SD500、Fujitsu S26361-F3298
MLC NAND 中容量アプリケーションの場合は5,000〜10,000。
大容量アプリケーションの場合は1,000〜3,000 [112]
Samsung K9G8G08U0M(中容量アプリケーションの例)、Memblaze PBlaze4、[113] ADATA SU900、Mushkin Reactor
TLC NAND 1,000 サムスンSSD840
QLC NAND SanDisk X4NANDフラッシュSDカード[114] [115] [116] [117]
3D SLCNAND 100,000 サムスンZ-NAND [118]
3D MLC NAND 6,000〜40,000 Samsung SSD 850 PRO、Samsung SSD 845DC PRO、[119] [120] Samsung 860 PRO
3D TLC NAND 1,000〜3,000 Samsung SSD 850 EVO、Samsung SSD 845DC EVO、Crucial MX300 [121] [122] [123]、Memblaze PBlaze5 900、Memblaze PBlaze5 700、Memblaze PBlaze5 910/916、Memblaze PBlaze5 510/516、[124] [125] [126 ] [127] ADATA SX 8200 PRO(「XPGGammix」ブランドで販売されている、モデルS11 PRO)
3D QLC NAND 100〜1,000 Samsung SSD 860 QVO SATA、Intel SSD 660p、Samsung SSD 980 QVO NVMe、Micron 5210 ION、Samsung SSD BM991 NVMe [128] [129] [130] [131] [132] [133] [134] [135]
3D PLC NAND 未知の SK Hynix(旧Intel)[136]およびKioxia(旧ToshibaMemory)が開発中。[112]
SLC(フローティングゲート)NOR 100,000〜1,000,000 Numonyx M58BW(ブロックあたり100,000回の消去の耐久性評価);
Spansion S29CD016J(1ブロックあたり1,000,000回の消去の耐久性評価)
MLC(フローティングゲート)NOR 100,000 NumonyxJ3フラッシュ

ただし、ウェアレベリングメモリのオーバープロビジョニングなどの特定のアルゴリズムと設計パラダイムを適用することで、ストレージシステムの耐久性を調整して特定の要件を満たすことができます。[137]

NANDフラッシュの寿命を計算するには、メモリチップのサイズ、メモリのタイプ(SLC / MLC / TLCなど)、および使用パターンを考慮する必要があります。産業用NANDは、その容量、より長い耐久性、および敏感な環境での信頼性のために需要があります。

レイヤーが追加されると、3DNANDのパフォーマンスが低下する可能性があります。[118]

フラッシュファイルシステム

フラッシュメモリの特定の特性により、ウェアレベリングとエラー訂正を実行するコントローラー、またはメディア全体に書き込みを分散し、NORフラッシュブロックの長い消去時間を処理する特別に設計されたフラッシュファイルシステムのいずれかで使用するのが最適です。フラッシュファイルシステムの背後にある基本的な概念は次のとおりです。フラッシュストアを更新する場合、ファイルシステムは変更されたデータの新しいコピーを新しいブロックに書き込み、ファイルポインターを再マップし、後で古いブロックを消去します。時間があります。

実際には、フラッシュファイルシステムは、コントローラを持たない組み込みフラッシュメモリであるメモリテクノロジデバイス(MTD)にのみ使用されます。取り外し可能なフラッシュメモリカード、SSD、eMMC / eUFSチップ、およびUSBフラッシュドライブには、ウェアレベリングとエラー修正を実行するコントローラーが組み込まれているため、特定のフラッシュファイルシステムを使用してもメリットはありません。

容量

マルチメディアプレーヤーやGPSなどの家庭用電化製品で使用するための大容量[138]を実現するために、複数のチップがアレイ化またはダイスタックされることがよくあります。フラッシュチップの容量スケーリング(増加)は、同じ集積回路技術と機器の多くで製造されているため、ムーアの法則に従っていました。3D NANDの導入以来、これまでにない小さなトランジスタ(セル)が使用されなくなったため、スケーリングは必ずしもムーアの法則に関連付けられなくなりました。

民生用フラッシュストレージデバイスは通常、2の小さな整数乗(2、4、8など)とメガバイト(MB)またはギガバイト(GB)の指定で表される使用可能なサイズでアドバタイズされます。例:512 MB、8GB。これには、 10進数のプレフィックスを使用する従来のハードドライブに従って、ハードドライブの代替品として販売されているSSDが含まれます。[139]したがって、「64 GB 」とマークされたSSD は、少なくとも64×1000 3バイト(64 GB)です。ほとんどのユーザーは、ファイルシステムのメタデータによって占有されるスペースのために、ファイルに使用できる容量よりもわずかに少ない容量になります。

それらの内部のフラッシュメモリチップは厳密な2進数の倍数でサイズ設定されていますが、チップの実際の総容量はドライブインターフェイスでは使用できません。書き込みの分散(ウェアレベリング)、スペアリング、エラー訂正コード、およびデバイスの内部ファームウェアに必要な その他のメタデータを可能にするために、アドバタイズされた容量よりもかなり大きくなります。

2005年、東芝とサンディスクは、マルチレベルセル(MLC)テクノロジを使用して1 GBのデータを格納できる、セルごとに2ビットのデータを格納できるNANDフラッシュチップを開発しました。2005年9月、SamsungElectronicsは世界初の2GBチップを開発したと発表しました。[140]

2006年3月、Samsungは4 GBの容量のフラッシュハードドライブを発表しました。これは、小型のラップトップハードドライブと基本的に同じオーダーです。2006年9月、Samsungは40nmの製造プロセスを使用して製造された8GBチップを発表しました。[141] 2008年1月、SanDiskは16 GBMicroSDHCおよび32GB SDHCPlusカードの発売を発表しました。[142] [143]

最近のフラッシュドライブ(2012年現在)の容量ははるかに大きく、64、128、および256GBを保持します。[144]

IntelとMicronの共同開発により、32層の3.5テラバイト(TB [説明が必要])のNANDフラッシュスティックと10TBの標準サイズのSSDを製造できるようになります。このデバイスには、フローティングゲートセル設計を使用した16×48 GBTLCダイの5つのパッケージが含まれています。[145]

フラッシュチップは、引き続き1 MB以下または約1 MBの容量で製造されます(BIOS-ROMや組み込みアプリケーションなど)。

2016年7月、Samsungは256 Gbit48層TLC3DV-NANDを利用する4TB [説明が必要] Samsung 850EVOを発表しました。[146] 2016年8月、Samsungは512ギガビット64層TLC 3DV-NANDをベースにした32TB2.5インチSASSSDを発表しました。さらに、Samsungは、2020年までに最大100TBのストレージを備えたSSDを発表する予定です。[147]

転送速度

フラッシュメモリデバイスは、通常、書き込みよりも読み取りの方がはるかに高速です。[148]パフォーマンスはストレージコントローラーの品質にも依存します。ストレージコントローラーは、デバイスが部分的にいっぱいになるとさらに重要になります。[あいまい] [148]製造への唯一の変更がダイシュリンクである場合でも、適切なコントローラーがないと速度が低下する可能性があります。[149]

アプリケーション

シリアルフラッシュ

シリアルフラッシュ:Silicon Storage Tech SST25VF080B

シリアルフラッシュは、データへのシリアルアクセスのみを提供する小型の低電力フラッシュメモリです。ユーザーは、個々のバイトをアドレス指定するのではなく、アドレス空間のバイトの大きな連続グループをシリアルに読み書きします。シリアルペリフェラルインターフェイスバス(SPI)は、デバイスにアクセスするための一般的なプロトコルです。組み込みシステムに組み込まれる場合、シリアルフラッシュは一度に1ビットずつデータを送受信するため、パラレルフラッシュメモリよりもPCB上に必要なワイヤが少なくて済みます。これにより、ボードスペース、消費電力、およびシステムの総コストを削減できる可能性があります。

パラレルデバイスよりも外部ピンが少ないシリアルデバイスが全体的なコストを大幅に削減できる理由はいくつかあります。

  • 多くのASICはパッドに制限があります。つまり、ダイのサイズは、デバイスロジックに使用されるゲートの複雑さと数ではなく、ワイヤボンドパッドの数によって制約されます。したがって、ボンドパッドを排除することで、より小さなダイ上でよりコンパクトな集積回路が可能になります。これにより、ウェーハ上に製造できるダイの数が増え、ダイあたりのコストが削減されます。
  • 外部ピンの数を減らすと、組み立てとパッケージングのコストも削減されます。シリアルデバイスは、パラレルデバイスよりも小さくて単純なパッケージにパッケージ化できます。
  • より小さく、より少ないピン数のパッケージは、より少ないPCB領域を占有します。
  • ピン数の少ないデバイスは、PCBルーティングを簡素化します。

2つの主要なSPIフラッシュタイプがあります。最初のタイプは、小さなページと1つ以上の内部SRAMページバッファによって特徴付けられ、ページ全体をバッファに読み取り、部分的に変更してから書き戻すことができます(たとえば、Atmel AT45DataFlash またはMicronTechnology Page Erase NOR Flash )。2番目のタイプには大きなセクターがあり、このタイプのSPIフラッシュで通常見られる最小のセクターは4 kBですが、64kBまで大きくなる可能性があります。このタイプのSPIフラッシュには内部SRAMバッファがないため、ページ全体を読み取って変更してから書き戻す必要があり、管理が遅くなります。ただし、2番目のタイプは最初のタイプよりも安価であるため、アプリケーションがコードシャドウイングの場合に適しています。

2つのタイプは、同じピン配置がなく、コマンドセットに互換性がないため、簡単に交換することはできません。

ほとんどのFPGAはSRAMコンフィギュレーションセルに基づいており、パワーサイクルごとにコンフィギュレーションビットストリームをリロードするために、外部コンフィギュレーションデバイス(多くの場合シリアルフラッシュチップ)が必要です。[150]

ファームウェアストレージ

最近のCPUの速度が上がるにつれて、パラレルフラッシュデバイスは、接続されているコンピューターのメモリバスよりもはるかに低速になることがよくあります。逆に、最新のSRAMは10  ns未満のアクセス時間を提供しますが、DDR2SDRAMは20ns未満のアクセス時間を提供します。このため、フラッシュに保存されているコードをRAMにシャドウすることが望ましい場合がよくあります。つまり、コードは実行前にフラッシュからRAMにコピーされるため、CPUはフルスピードでコードにアクセスできます。デバイスファームウェアはシリアルフラッシュデバイスに保存され、デバイスの電源がオンになったときにSDRAMまたはSRAMにコピーされます。[151]オンチップフラッシュではなく外部シリアルフラッシュデバイスを使用すると、プロセスを大幅に妥協する必要がなくなります(高速ロジックに適した製造プロセスは、一般にフラッシュには適していません。その逆も同様です)。ファームウェアを1つの大きなブロックとして読み込むことが決定されたら、圧縮を追加して、より小さなフラッシュチップを使用できるようにするのが一般的です。シリアルフラッシュの一般的なアプリケーションには、ハードドライブイーサネットコントローラ、DSLモデムワイヤレスネットワークデバイスなど のファームウェアの保存が含まれます。

ハードドライブの代替としてのフラッシュメモリ

Intel mSATA SSD

フラッシュメモリのもう1つの最近のアプリケーションは、ハードディスクの代替品です。フラッシュメモリにはハードドライブのような機械的な制限や遅延がないため、速度、ノイズ、消費電力、および信頼性を考慮すると、ソリッドステートドライブ(SSD)が魅力的です。フラッシュドライブは、モバイルデバイスのセカンダリストレージデバイスとして注目を集めています。また、高性能デスクトップコンピュータのハードドライブや、RAIDおよびSANアーキテクチャを備えた一部のサーバーの代替としても使用されます。

フラッシュベースのSSDには、魅力を失わせるいくつかの側面が残っています。フラッシュメモリのギガバイトあたりのコストは、ハードディスクよりも大幅に高くなっています。[152]また、フラッシュメモリのP / E(プログラム/消去)サイクルの数には限りがありますが、フラッシュベースのSSDの保証が現在のハードドライブの保証に近づいているため、これは現在制御されているようです。[153]さらに、SSDで削除されたファイルは、新しいデータで上書きされる前に無期限に残る可能性があります。磁気ハードディスクドライブでうまく機能する消去または細断技術またはソフトウェアは、SSDに影響を与えず、セキュリティとフォレンジック検査を危険にさらします。ただし、いわゆるTRIMのためほとんどのソリッドステートドライブで採用されているコマンドで、削除されたファイルが占める論理ブロックアドレスを未使用としてマークしてガベージコレクションを有効にします。データ回復ソフトウェアは、そのようなファイルから削除されたファイルを復元できません。

リレーショナルデータベースやACIDトランザクションを必要とするその他のシステムの場合、少量のフラッシュストレージでも、ディスクドライブのアレイを大幅に高速化できます。[154] [155]

2006年5月、Samsung Electronicsは2つのフラッシュメモリベースのPC、Q1-SSDとQ30-SSDが2006年6月に利用可能になる予定であり、どちらも32 GB SSDを使用し、少なくとも当初は韓国でのみ利用可能であったと発表しました。[156] Q1-SSDおよびQ30-SSDの発売は延期され、最終的に2006年8月下旬に出荷されました。[157]

フラッシュメモリベースのPCが最初に発売されたのはSonyVaio UX90で、2006年6月27日に予約注文が発表され、2006年7月3日に16Gbフラッシュメモリハードドライブとともに日本に出荷され始めました。[158] 2006年9月下旬、ソニーはVaioUX90のフラッシュメモリを32Gbにアップグレードしました。[159]

ソリッドステートドライブは、2008年に導入された最初のMacBook Airのオプションとして提供され、2010年以降、すべてのモデルにSSDが付属して出荷されました。2011年後半から、IntelUltrabookイニシアチブの一環として、SSD標準を搭載した超薄型ノートパソコンがますます多く出荷されています。

ハイブリッドドライブReadyBoostなど、両方のテクノロジーの利点を組み合わせようとするハイブリッドテクニックもあります。フラッシュは、アプリケーションやアプリケーションなど、頻繁に参照されるがほとんど変更されないディスク上のファイルの高速不揮発性キャッシュとして使用されます。オペレーティングシステムの実行可能ファイル。

RAMとしてのフラッシュメモリ

2012年現在、フラッシュメモリをメインコンピュータメモリであるDRAMとして使用する試みがあります。[160]

アーカイブまたは長期保管

フラッシュストレージデバイスのフローティングゲートトランジスタは、データを表す電荷を保持します。この電荷は時間の経過とともに徐々に漏れ、「ビット腐敗」または「ビットフェージング」としても知られる論理エラーの蓄積につながります。[161]

データ保持

フラッシュメモリ上のデータがアーカイブ条件(つまり、予防的な書き換えの有無にかかわらずアクセス頻度が低い良性の温度と湿度)でどのくらいの期間保持されるかは不明です。Atmelのフラッシュベースの「ATmega」マイクロコントローラーのデータセットは、通常、85°C(185°F)で20年、25°C(77°F)で100年の保持時間を約束します。[162]

保持期間は、フラッシュストレージのタイプとモデルによって異なります。電源が供給されてアイドル状態になると、データを保持しているトランジスタの電荷は、フラッシュストレージのファームウェアによって定期的に更新されます。[161]データを保持する機能は、ファームウェア、データの冗長性、およびエラー訂正アルゴリズムの違いにより、フラッシュストレージデバイスによって異なります。[163]

2015年のCMUの記事には、「フラッシュリフレッシュを必要としない今日のフラッシュデバイスは、室温で通常1年の保持期間があります」と記載されています。そして、その保持時間は温度の上昇とともに指数関数的に減少します。この現象は、アレニウスの式でモデル化できます[164] [165]

FPGA構成

一部のFPGAは、データストレージデバイスのフラッシュデータストレージセルと同じ種類のフローティングゲートトランジスタを使用して、内部要素を相互に接続するための(プログラム可能な)スイッチとして直接使用されるフラッシュ構成セルに基づいています。[150]

業界

ある情報筋によると、2008年のフラッシュメモリ業界の生産と販売には約91億米ドルが含まれています。他の情報源によると、フラッシュメモリ市場は2006年に200億米ドルを超え、半導体市場全体の8%以上、半導体メモリ市場全体の34%以上を占めています。[166] 2012年、市場は268億ドルと推定された。[167]フラッシュメモリチップの製造には最大10週間かかる場合があります。[168]

メーカー

以下は、2019年の第1四半期の時点で最大のNANDフラッシュメモリメーカーです。[169]

  1. サムスン電子– 34.9%
  2. キオクシア– 18.1%
  3. Western Digital Corporation – 14%
  4. マイクロンテクノロジー– 13.5%
  5. SKハイニックス– 10.3%
  6. インテル– 8.7%

出荷

フラッシュメモリの出荷台数(推定製造台数)
ディスクリートフラッシュメモリチップ フラッシュメモリのデータ容量(ギガバイト フローティングゲートMOSFET メモリセル(数十億)
1992 26,000,000 [170] 3 [170] 24 [a]
1993年 73,000,000 [170] 17 [170] 139 [a]
1994年 112,000,000 [170] 25 [170] 203 [a]
1995年 235,000,000 [170] 38 [170] 300 [a]
1996年 359,000,000 [170] 140 [170] 1,121 [a]
1997年 477,200,000以上[171] 317+ [171] 2,533+ [a]
1998年 762,195,122 [172] 455+ [171] 3,642 + [a]
1999年 12,800,000,000 [173] 635+ [171] 5,082 + [a]
2000〜 2004年 134,217,728,000(NAND)[174] 1,073,741,824,000(NAND)[174]
2005〜2007
2008年 1,226,215,645(モバイルNAND)[175]
2009年 1,226,215,645 +(モバイルNAND)
2010年 7,280,000,000+ [b]
2011 8,700,000,000 [177]
2012年 5,151,515,152(シリアル[178]
2013年
2014年 59,000,000,000 [179] 118,000,000,000以上[a]
2015年 7,692,307,692(NAND)[180] 85,000,000,000 [181] 170,000,000,000以上[a]
2016年 100,000,000,000 [182] 200,000,000,000以上[a]
2017年 148,200,000,000 [c] 296,400,000,000以上[a]
2018年 231,640,000,000 [d] 463,280,000,000+ [a]
2019年
2020
1992–2020 45,358,454,134以上のメモリチップ 758,057,729,630ギガバイト以上 2,321,421,837,044 億以上のセル

個々のフラッシュメモリチップに加えて、フラッシュメモリはマイクロコントローラ(MCU)チップおよびシステムオンチップ(SoC)デバイスにも組み込まれています。[186]フラッシュメモリは2019年時点で世界中で1,500億ユニット販売しているARMチップ[186]2012年時点で11億ユニットを販売しているプログラマブルシステムオンチップ(PSoC)デバイスに組み込まれています。 [188]これにより、2015年現在の既知の個別フラッシュチップの売上高454億に加えて、フラッシュメモリが組み込まれた少なくとも1,511億のMCUおよびSoCチップが追加されます。    、フラッシュメモリを含む合計で少なくとも1,965 億チップ。

フラッシュのスケーラビリティ

NANDフラッシュメモリは、その比較的単純な構造と大容量に対する高い需要により、電子デバイスの中で最も積極的に拡張されたテクノロジです。上位数社のメーカー間の激しい競争は、フローティングゲートMOSFETの設計ルールまたはプロセス技術ノードを縮小する際の積極性を高めるだけです。[86]予想される縮小タイムラインは、ムーアの法則の元のバージョンごとに3年ごとに2倍ですが、NANDフラッシュの場合、これは最近2年ごとに2倍に加速されています。

ITRSまたは会社 2010年 2011 2012年 2013年 2014年 2015年 2016年 2017年 2018年
ITRSフラッシュロードマップ2011 [189] 32 nm 22 nm 20 nm 18 nm 16 nm
ITRSフラッシュロードマップを更新[190] 17 nm 15 nm 14 nm
サムスン[189] [190] [191]
(サムスン3D NAND)[190]
35〜20 nm [30] 27 nm 21 nm
MLCTLC
19〜16 nm
19〜10 nm(MLC、TLC)[192]
19〜10 nm
V-NAND(24L)
16〜10 nm
V-NAND(32L)
16〜10 nm 12〜10 nm 12〜10 nm
マイクロンインテル[189] [190] [191] 34〜25 nm 25 nm 20 nm
(MLC + HKMG)
20 nm
(TLC)
16 nm 16 nm
3D NAND
16 nm
3D NAND
12 nm
3D NAND
12 nm
3D NAND
東芝WDSanDisk[189] [190] [191] 43〜32 nm
24 nm(東芝)[193]
24 nm 19 nm
(MLC、TLC)
15 nm 15 nm
3D NAND
15 nm
3D NAND
12 nm
3D NAND
12 nm
3D NAND
SKハイニックス[189] [190] [191] 46〜35 nm 26 nm 20 nm(MLC) 16 nm 16 nm 16 nm 12 nm 12 nm

フラッシュメモリセルのMOSFET機能サイズが15〜16 nmの最小制限に達すると、NANDメモリプレーンの垂直スタッキングと組み合わせたTLC(3ビット/セル)によって、フラッシュ密度のさらなる増加が促進されます。フィーチャーサイズの縮小に伴う耐久性の低下と修正不可能なビットエラー率の増加は、改善されたエラー訂正メカニズムによって補うことができます。[194]これらの進歩があっても、電子保持容量の数が減少するにつれて、フラッシュをますます小さな寸法に経済的にスケーリングすることは不可能かもしれない。多くの有望な新技術(FeRAMMRAMPMCPCMReRAMなど)、およびその他)は、フラッシュの可能な限りスケーラブルな代替品として調査および開発中です。[195]

タイムライン

導入日 チップ名 メモリパッケージ容量(ビット単位;メガビット(Mb)、ギガビット(Gb)、テラビット(Tb) フラッシュタイプ 細胞型 メーカー プロセス 領域 参照
1984年 または SLC 東芝 [19]
1985年 256 kb または SLC 東芝 2,000 nm [27]
1987年 NAND SLC 東芝 [1]
1989年 1 Mb または SLC SeeqIntel [27]
4 Mb NAND SLC 東芝 1,000 nm
1991 16 Mb または SLC 三菱 600 nm [27]
1993年 DD28F032SA 32 Mb または SLC インテル 280mm² [196] [197]
1994年 64 Mb または SLC NEC 400 nm [27]
1995年 16 Mb DINOR SLC 三菱、日立 [27] [198]
NAND SLC 東芝 [199]
32 Mb NAND SLC 日立、サムスン、東芝 [27]
34 Mb シリアル SLC SanDisk
1996年 64 Mb NAND SLC 日立、三菱 400 nm [27]
QLC NEC
128 Mb NAND SLC サムスン、日立
1997年 32 Mb または SLC インテル、シャープ 400 nm [200]
NAND SLC AMD、富士通 350 nm
1999年 256 Mb NAND SLC 東芝 250 nm [27]
MLC 日立
2000 32 Mb または SLC 東芝 250 nm [27]
64 Mb または QLC STMicroelectronics 180 nm
512 Mb NAND SLC 東芝 [201]
2001年 512 Mb NAND MLC 日立 [27]
1ギビビット NAND MLC サムスン
東芝、サンディスク 160 nm [202]
2002年 512 Mb NROM MLC サイフン 170 nm [27]
2 Gb NAND SLC サムスン、東芝 [203] [204]
2003年 128 Mb または MLC インテル 130 nm [27]
1 Gb NAND MLC 日立
2004年 8 Gb NAND SLC サムスン 60 nm [203]
2005年 16ギガバイト NAND SLC サムスン 50 nm [30]
2006年 32 Gb NAND SLC サムスン 40 nm
2007年4月 THGAM 128 Gb スタック型NAND SLC 東芝 56 nm 252mm² [46]
2007年9月 128 Gb スタック型NAND SLC ハイニックス [47]
2008年 THGBM 256 Gb スタック型NAND SLC 東芝 43 nm 353mm² [48]
2009年 32 Gb NAND TLC 東芝 32 nm 113mm² [28]
64 Gb NAND QLC 東芝、サンディスク 43 nm [28] [29]
2010年 64 Gb NAND SLC ハイニックス 20 nm [205]
TLC サムスン 20 nm [30]
THGBM2 1 Tb スタック型NAND QLC 東芝 32 nm 374mm² [49]
2011 KLMCG8GE4A 512 Gb スタック型NAND MLC サムスン 192mm² [206]
2013年 NAND SLC SKハイニックス 16 nm [205]
128 Gb V-NAND TLC サムスン 10 nm [192]
2015年 256 Gb V-NAND TLC サムスン [30]
2017年 512 Gb V-NAND TLC サムスン [52]
768 Gb V-NAND QLC 東芝 [207]
KLUFG8R1EM 4 Tb スタックV-NAND TLC サムスン 150mm² [52]
2018年 1 Tb V-NAND QLC サムスン [208]
1.33 Tb V-NAND QLC 東芝 158mm² [209] [210]
2019年 512 Gb V-NAND QLC サムスン [53] [54]
1 Tb V-NAND TLC SKハイニックス [211]
eUFS(1  TB) 8 Tb 16層スタックV-NAND [212] QLC サムスン 150mm² [53] [54] [213]

も参照してください

メモ

  1. ^ a b c d e f g h i j k l m 2009年までのシングルレベルセル(セルあたり1ビット。2009年に商品化されたマルチレベルセル(セルあたり最大4ビットまたはハーフバイト)。 [28] [29]
  2. ^ 2010年のフラッシュメモリチップの出荷:
    • NOR –36.4 [176]
    • NAND – 36 億4000万以上(推定
  3. ^ 2017年のフラッシュメモリデータ容量の出荷:
  4. ^ 2018年のフラッシュメモリデータ容量の出荷(推定
    • NAND NVM –140 エクサバイト[183]
    • SSD –91.64 エクサバイト[185]

参考文献

  1. ^ a b c "1987:東芝がNANDフラッシュを発表"eWeek2012年4月11日2019年6月20日取得
  2. ^ 「フラッシュストレージの技術的および経済的入門書」FlashStorage.com2015年3月30日。2015年7月20日のオリジナルからアーカイブ。
  3. ^ 「フラッシュメモリとは」Bitwarsoft.com2020年7月22日。
  4. ^ https://www.micron.com/-/media/client/global/documents/products/technical-note/dram-modules/tn_04_42.pdf?rev=e5a1537ce3214de5b695f17c340fd023 [裸のURL ]
  5. ^ 「シリアルプレゼンス検出(SPD)とは何ですか?-WhatIs.comからの定義」WhatIs.com
  6. ^ シロフ、アントン。「Samsungがスマートフォン向け1TB eUFS2.1ストレージの生産を開始」AnandTech.com
  7. ^ シロフ、アントン。「Samsungが512GB UFS NANDフラッシュメモリの生産を開始:64層V-NAND、860MB /秒の読み取り」AnandTech.com
  8. ^ キム、Chulbum; 崔志浩; チョン、ウーピョ; パク、イルハン; パク、ヒョンウク; キム、ドゥヒョン; カン、デウン; イ・スンフン; Lee、Ji-Sang; キム・ウンテー; パク・チユン; アン、ヤンロ; イ、ジヨン; イ・ジョンフン; キム、スンバム; ユン・ヒョンジュン; Yu、Jaedoeg; チェ、ナヨン; クォン、イェリム; キム、ナヒョン; チャン、ファジュン; パク、ジョンフン; 宋、スンファン; パク・ヨンハ; バン、ジンベ; ホン、サンキ; チョン、ビョンフン; キム・ヒョンジン; リー、チュナン; etal。(2017)。「11.4512Gb3b /セル64スタックWL3DV-NANDフラッシュメモリ」。2017 IEEE International Solid-State Circuits Conference(ISSCC)pp。202–203。土井10.1109 /ISSCC.2017.7870331ISBN 978-1-5090-3758-2S2CID206998691 _
  9. ^ 「Samsungは1TBeUFS2.1スマートフォンを有効にします-ストレージ-ニュース-HEXUS.net」m.hexus.net
  10. ^ a b c "鍋のフラッシュだけではありません"エコノミスト2006年3月11日2019年9月10日取得
  11. ^ Bez、R。; Pirovano、A。(2019)。不揮発性メモリおよびストレージ技術の進歩ウッドヘッドパブリッシングISBN 9780081025857
  12. ^ 「1960年-金属酸化物半導体(MOS)トランジスタのデモンストレーション」シリコンエンジンコンピュータ歴史博物館
  13. ^ a b c d 「1971:再利用可能な半導体ROMが導入されました」コンピュータ歴史博物館2019年6月19日取得
  14. ^ a b フルフォード、アデル(2002年6月24日)。「歌われていない英雄」フォーブス2008年3月3日にオリジナルからアーカイブされました2008年3月18日取得
  15. ^ 「ROMのしくみ」ハウスタッフワークス2000年8月29日2019年9月10日取得
  16. ^ US4531203 舛岡富士雄
  17. ^ 半導体メモリデバイスとその製造方法
  18. ^ 「NANDフラッシュメモリ:発明、開発の25年-データストレージ-ニュースとレビュー-eWeek.com」eweek.com
  19. ^ a b 「東芝:フラッシュメモリの発明者」東芝2019年6月20日取得
  20. ^ 増岡F .; 浅野正明; 岩橋秀樹; 小室徹; 田中聡(1984年12月)。「トリプルポリシリコン技術を使用した新しいフラッシュE2PROMセル」。1984年国際電子デバイス会議:464–467。土井10.1109 /IEDM.1984.190752S2CID25967023_ 
  21. ^ 増岡F .; モモドミ、M。; 岩田恭子; 白田亮(1987)。「NAND構造セルを備えた新しい超高密度EPROMおよびフラッシュEEPROM」。電子デバイス会議、1987年国際IEDM1987。IEEE_ _ 土井10.1109 /IEDM.1987.191485
  22. ^ Tal、Arie(2002年2月)。「NANDvs。NORフラッシュテクノロジー:設計者は、フラッシュメモリを使用する際のオプションを検討する必要があります」2010年7月28日にオリジナルからアーカイブされました2010年7月31日取得
  23. ^ 「H8S / 2357グループ、H8S / 2357F-ZTATTM、H8S / 2398F-ZTATTMハードウェアマニュアル、セクション19.6.1」(PDF)ルネサス。2004年10月2012年1月23日取得フラッシュメモリは最大100回まで再プログラムできます。
  24. ^ 「AMDDL160およびDL320シリーズフラッシュ:新しい密度、新しい機能」(PDF)AMD。2003年7月。2015年9月24日のオリジナルからアーカイブ(PDF)2014年11月13日取得これらのデバイスは、単一電源動作(2.7 V〜3.6 V)、セクターアーキテクチャ、組み込みアルゴリズム、高性能、および1,000,000プログラム/消去サイクルの耐久性を保証します。
  25. ^ a b c ジェームズ、ディック(2014)。「実世界の3DIC」第25回SEMIAdvanced Semiconductor Manufacturing Conference(ASMC 2014):113–119。土井10.1109 /ASMC.2014.6846988ISBN 978-1-4799-3944-2S2CID42565898 _
  26. ^ 「NEC:ニュースリリース97/10 / 28-01」www.nec.co.jp。 _
  27. ^ a b c d e f g h i j k l m "メモリ"STOL(半導体テクノロジーオンライン)2019年6月25日取得
  28. ^ a b c d 「東芝は、セルあたり3ビットの32nm生成とセルあたり4ビットの43nmテクノロジにより、NANDフラッシュメモリを大幅に進歩させました」東芝2009年2月11日2019年6月21日取得
  29. ^ a b c "SanDiskは、64ギガビットX4NANDフラッシュを搭載した世界初のメモリカードを出荷しています"SlashGear2009年10月13日2019年6月20日取得
  30. ^ a b c de 「 履歴 サムスン電子サムスン2019年6月19日取得
  31. ^ 「StackPath」www.electronicdesign.com
  32. ^ 伊藤竜馬&台東恭子(2017)。SONOSスプリットゲートeFlashメモリ。組み込みシステム用の組み込みフラッシュメモリ:テクノロジー、サブシステムの設計、およびイノベーション、209–244。doi:10.1007 / 978-3-319-55306-1_7
  33. ^ Bez、R.、Camerlenghi、E.、Modelli、A。、およびVisconti、A。(2003)。フラッシュメモリの紹介。IEEEの議事録、91(4)、489–502。doi:10.1109 / jproc.2003.811702
  34. ^ リー、J.-S。(2011)。レビューペーパー:ナノフローティングゲートメモリデバイス。Electronic Materials Letters、7(3)、175–183。doi:10.1007 / s13391-011-0901-5
  35. ^ a b Aravindan、Avinash(2018年11月13日)。「フラッシュ101:NANDフラッシュの種類」
  36. ^ Meena、J.、Sze、S.、Chand、U。、およびTseng、T.-Y。(2014)。新たな不揮発性メモリ技術の概要。Nanoscale Research Letters、9(1)、526。doi:10.1186 / 1556-276x-9-526
  37. ^ 「3DNANDフラッシュドライブのチャージトラップ技術の利点」SearchStorage
  38. ^ Grossi、A.、Zambelli、C。、およびOlivo、P。(2016)。3DNANDフラッシュメモリの信頼性。3D Flash Memories、29〜62。doi:10.1007 / 978-94-017-7512-0_2
  39. ^ 児玉直樹; 大山健一; 白井秀樹; 齋藤健一; 岡沢徹; Hokari、Y。(1991年12月)。「対称側壁(SSW)-64Mビットフラッシュメモリ用のDSAセル」。International Electron Devices Meeting 1991 [Technical Digest]:303–306。土井10.1109 /IEDM.1991.235443ISBN 0-7803-0243-5S2CID111203629 _
  40. ^ エイタン、ボアズ。「米国特許第5,768,192号:非対称電荷トラッピングを利用した不揮発性半導体メモリセル」米国特許商標庁2012年5月22日取得
  41. ^ Fastow、Richard M。; Ahmed、Khaled Z。; Haddad、Sameer; etal。(2000年4月)。「NORフラッシュセルで誘導された電荷増加を焼きます」IEEEエレクトロンデバイスレター21(4):184–186。Bibcode2000IEDL ... 21..184F土井10.1109 /55.830976S2CID24724751_ 
  42. ^ a b "サムスンは最初の3DNANDを製造し、密度を高め、GBあたりのコストを削減することを目指しています"ExtremeTech2013年8月6日2019年7月4日取得
  43. ^ ab 「東芝 新しい「3D」NANDフラッシュテクノロジーを発表」Engadget2007年6月12日2019年7月10日取得
  44. ^ a b "Samsungがエンタープライズアプリケーション向けの世界初の3DV-NANDベースのSSDを発表| Samsung | Samsung Semiconductor GlobalWebsite"Samsung.com
  45. ^ a b クラーク、ピーター。「サムスンは3DNANDで24層を確認します」EETimes
  46. ^ a b 「東芝は、モバイル消費者製品向けに業界最高の容量の組み込み型NANDフラッシュメモリを商用化しています」東芝2007年4月17日。2010年11月23日のオリジナルからアーカイブ2010年11月23日取得
  47. ^ a b "Hynix Surprises NAND ChipIndustry"コリアタイムス2007年9月5日2019年7月8日取得
  48. ^ ab 「東芝 最大密度のエンベデッドNANDフラッシュメモリデバイスを発表」東芝2008年8月7日2019年6月21日取得
  49. ^ ab 「東芝が業界最大の組み込みNANDフラッシュメモリモジュール発表」 。東芝2010年6月17日2019年6月21日取得
  50. ^ SanDisk。「WesternDigitalは世界最大容量のmicroSDカードで境界を打ち破る」SanDisk.com2017年9月1日にオリジナルからアーカイブされました2017年9月2日取得
  51. ^ ブラッドリー、トニー。「SanDiskの新しい400GBmicroSDカードでモバイルストレージを拡張する」フォーブス2017年9月1日にオリジナルからアーカイブされました2017年9月2日取得
  52. ^ a b c Shilov、Anton(2017年12月5日)。「Samsungが512GB UFS NANDフラッシュメモリの生産を開始:64層V-NAND、860 MB / s読み取り」AnandTech2019年6月23日取得
  53. ^ a b c マナー、デビッド(2019年1月30日)。「Samsungは1TBフラッシュeUFSモジュールを作成します」エレクトロニクスウィークリー2019年6月23日取得
  54. ^ a b c タリス、ビリー(2018年10月17日)。「サムスンはQLCNANDおよび96層3DNANDのSSDロードマップを共有しています」AnandTech2019年6月27日取得
  55. ^ Basinger、Matt(2007年1月18日)、PSoC Designerデバイス選択ガイド(PDF)、AN2209、2009年10月31日にオリジナル(PDF)からアーカイブPSoC ...は独自のフラッシュプロセスを利用しています:SONOS
  56. ^ 「2.1.1フラッシュメモリ」www.iue.tuwien.ac.at
  57. ^ 「フローティングゲートMOSメモリ」www.princeton.edu
  58. ^ a b シンピ、アナンドラル。「インテルSSD710(200GB)レビュー」www.anandtech.com
  59. ^ 「フラッシュメモリの信頼性、寿命および摩耗»電子機器に関する注意事項」
  60. ^ https://www.hyperstone.com/en/Solid-State-bit-density-and-the-Flash-Memory-Controller-1235,12728.html、ソリッドステートビット密度、およびフラッシュメモリコントローラー、取得29 。2018年5月
  61. ^ 安福、正; 石田幸一; 宮本真司; 中井宏人; 高宮誠; 櫻井、高安; 武内健(2009)、低電力エレクトロニクスと設計に関する第14回ACM / IEEE国際シンポジウムの議事録-ISLPED'09、pp。87–92 、doi10.1145 / 1594233.1594253ISBN 9781605586847S2CID  60556762016年3月5日にオリジナルからアーカイブ (要約)
  62. ^ ミケロニ、リノ; マレリ、アレッシア; Eshghi、Kam(2012)、Inside Solid State Drives(SSD)Bibcode2013issd.book ..... MISBN 97894007514602017年2月9日にオリジナルからアーカイブ
  63. ^ ミケロニ、リノ; Crippa、Luca(2010)、Inside NAND Flash MemoriesISBN 97890481943152017年2月9日にオリジナルからアーカイブ特に、pp 515-536:K.Takeuchi。「低電力3D統合SSD」
  64. ^ Mozel、Tracey(2009)、CMOSET2009年秋サーキットおよびメモリートラックプレゼンテーションスライドISBN 97819275002172017年2月9日にオリジナルからアーカイブ
  65. ^ Yasufuku Tadashi et al。、「NANDフラッシュメモリを備えた低電力3Dソリッドステートドライブ用の20VブーストコンバータのインダクタとTSV設計」 2016年2月4日にウェイバックマシンでアーカイブされました。2010年。
  66. ^ Hatanaka、T。およびTakeuchi、K。 「4倍速い立ち上がりVPASS(10V)、15%低い電力VPGM(20V)、4倍速い3D統合ソリッドステートドライブ用の広い出力電圧範囲電圧発生器システム」2011年。
  67. ^ Takeuchi、K。、「適応型電圧発生器を備えた低電力3D統合ソリッドステートドライブ(SSD)」2010年。
  68. ^ Ishida、K。et al。、 "1.8 V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND Flash SSD"2011年。
  69. ^ AHジョンストン、「高度なフラッシュメモリの空間放射効果」 2016年3月4日にウェイバックマシンでアーカイブされました。NASA電子部品およびパッケージングプログラム(NEPP)。2001。「...チャージポンプと消去/書き込み制御に使用される内部トランジスタは、高電圧が必要なため、酸化物がはるかに厚くなります。これにより、フラッシュデバイスは他のULSIと比較して総線量損傷に対してかなり敏感になります。テクノロジー。また、書き込みおよび消去機能が総線量から失敗する最初のパラメーターになることも意味します。...フラッシュメモリは、読み取りモードではるかに高い放射線レベルで動作します。...消去および書き込み用の高電圧を生成するために必要なチャージポンプは、通常、最も感度の高い回路機能であり、通常は10 krad(SI)未満で故障します。」
  70. ^ Zitlaw、崖。「NORフラッシュメモリの未来」メモリデザインラインUBMメディア2011年5月3日取得
  71. ^ https://www.hyperstone.com/en/NAND-Flash-controllers-The-key-to-endurance-and-reliability-1256,12728.html NANDフラッシュコントローラー-耐久性と信頼性の鍵、取得7。 2018年6月
  72. ^ a b c d e fg 「 Samsung は3Dフラッシュメモリの量産に移行しました」Gizmag.com。2013年8月27日。2013年8月27日のオリジナルからアーカイブ2013年8月27日取得
  73. ^ 「サムスン電子は業界初の3ビット3DV-NANDフラッシュメモリの量産を開始しました」news.samsung.com
  74. ^ 「SamsungV-NANDテクノロジー」(PDF)サムスン電子2014年9月。2016年3月27日のオリジナル(PDF)からアーカイブ2016年3月27日取得
  75. ^ タリス、ビリー。「Micronが176層の3DNANDを発表」www.anandtech.com
  76. ^ 「サムスンは業界初の160層NANDフラッシュメモリチップを開発していると言われています」TechSpot
  77. ^ 「3DNANDのための東芝のコストモデル」www.linkedin.com
  78. ^ 3DNANDフラッシュの最大密度と同等の2Dデザインルールの計算https://www.linkedin.com/pulse/calculating-maximum-density-equivalent-2d-design-rule-frederick-chenhttps://semiwiki.com / lithography / 296121-calculating-the-maximum-density-and-equivalent-2d-design-rule-of-3d-nand-flash /
  79. ^ 「AVR105:フラッシュメモリの電力効率の高い高耐久性パラメータストレージ」p。3
  80. ^ Jonathan Thatcher、Fusion-io; トムコフリン、コフリンアソシエイツ; ジムハンディ、客観的分析; Neal Ekker、Texas Memory Systems(2009年4月)。「エンタープライズ向けNANDフラッシュソリッドステートストレージ、信頼性の詳細」(PDF)Storage Network Industry Association(SNIA)のSolid State Storage Initiative(SSSI)。2011年10月14日のオリジナルからアーカイブ(PDF)2011年12月6日取得 {{cite journal}}: Cite journal requires |journal= (help)CS1 maint: multiple names: authors list (link)
  81. ^ 「MicronはSunMicrosystemsと協力して、フラッシュベースのストレージの寿命を延ばし、100万回の書き込みサイクルを達成します」(プレスリリース)。Micron Technology、Inc. 2008年12月17日。2016年3月4日のオリジナルからアーカイブ。
  82. ^ 「台湾のエンジニアはフラッシュメモリの限界を打ち負かす」phys.org2016年2月9日にオリジナルからアーカイブされました。
  83. ^ 「フラッシュメモリは猛暑で不滅になりました」theregister.co.uk2017年9月13日にオリジナルからアーカイブされました。
  84. ^ 「フラッシュメモリの飛躍的進歩は、さらに信頼性の高いデータストレージにつながる可能性があります」news.yahoo.com2012年12月21日にオリジナルからアーカイブされました。
  85. ^ 「TN-29-17NANDフラッシュの設計と使用に関する考慮事項の概要」(PDF)ミクロン。2010年4月。2015年12月12日のオリジナルからアーカイブ(PDF)2011年7月29日取得
  86. ^ a b カワマトゥス、タツヤ。「NANDフラッシュを管理するための技術」(PDF)ハギワラシスコムシコム株式会社 2018年5月15日にオリジナル(PDF)からアーカイブされました2018年5月15日取得
  87. ^ クック、ジム(2007年8月)。「NANDフラッシュメモリの不便な真実」(PDF)フラッシュメモリサミット2007。2018年2月15日のオリジナルからアーカイブ(PDF) 。
  88. ^ リチャードブリッシュ。 「表面実装フラッシュICのX線検査中の線量最小化」 2016年2月20日にウェイバックマシンでアーカイブされました。p。1.1。
  89. ^ リチャードブリッシュ。 ウェイバックマシンで2016年3月4日にアーカイブされた「スパンションフラッシュメモリに対するX線検査の影響」
  90. ^ 「SanDiskExtremePRO SDHC / SDXCUHS-Iメモリカード」2016年1月27日にオリジナルからアーカイブされました2016年2月3日取得
  91. ^ 「Samsung32GBUSB3.0フラッシュドライブFITMUF-32BB / AM」2016年2月3日にオリジナルからアーカイブされました2016年2月3日取得
  92. ^ ab スパンション 「フラッシュメモリではどのタイプのECCを使用する必要がありますか?」2016年3月4日にWaybackMachineでアーカイブされました。2011年。
  93. ^ 「DSstar:東芝は0.13 MICRON 1GB MONOLITHICNANDを発表します」Tgc.com。2002年4月23日。2012年12月27日のオリジナルからアーカイブ2013年8月27日取得
  94. ^ キム、ジェソン; キム、ジョンミン; ノー、サムH。; ミン、サンリュル; チョ・ユクン(2002年5月)。「コンパクトフラッシュシステムのためのスペース効率の良いフラッシュ変換層」。IEEEの議事録48、いいえ。2. pp。366–375。土井10.1109 /TCE.2002.1010143
  95. ^ TN-29-07: ウェイバックマシンで2013年6月8日にアーカイブされたスモールブロックとラージブロックのNANDフラッシュデバイスは、 512 +16および2048 + 64バイトのブロックについて説明
  96. ^ AN10860 LPC313xNANDフラッシュデータと不良ブロック管理 2016年3月3日にWaybackMachineでアーカイブされた4096 + 128バイトのブロックについて説明しています。
  97. ^ サッチャー、ジョナサン(2009年8月18日)。「NANDフラッシュソリッドステートストレージのパフォーマンスと機能–詳細な調査」(PDF)SNIA。2012年9月7日のオリジナルからアーカイブ(PDF)2012年8月28日取得
  98. ^ 「SamsungECCアルゴリズム」(PDF)サムスン。2008年6月。2008年10月12日のオリジナルからアーカイブ(PDF)2008年8月15日取得
  99. ^ 「オープンNANDフラッシュインターフェース仕様」(PDF)NANDフラッシュインターフェイスを開きます。2006年12月28日。2011年7月27日のオリジナル(PDF)からアーカイブ2010年7月31日取得
  100. ^ ONFiメンバーのリストは、「メンバーシップ-ONFi」で入手できます。2009年8月29日にオリジナルからアーカイブされました2009年9月21日取得
  101. ^ 「東芝はMLCおよびSLC構成のダブルデータレートトグルモードNANDを導入します」toshiba.com2015年12月25日にオリジナルからアーカイブされました。
  102. ^ 「デル、インテル、マイクロソフトが協力して、PCプラットフォームでのNANDベースのフラッシュメモリの採用を拡大」ワシントン州レドモンド:マイクロソフト。2007年5月30日。2014年8月12日のオリジナルからアーカイブ2014年8月12日取得
  103. ^ Aravindan、Avinash(2018年7月23日)。「フラッシュ101:NANDフラッシュとNORフラッシュ」Embedded.com 2020年12月23日取得
  104. ^ NANDフラッシュ101:NANDフラッシュの概要と次の製品に組み込む方法(PDF)、Micron、pp。2–3、TN-29-19、2016年6月4日にオリジナル(PDF)からアーカイブ
  105. ^ パヴァン、パオロ; ベズ、ロベルト; オリーボ、ピエロ; Zanoni、Enrico(1997)。「フラッシュメモリセル–概要」IEEEの議事録85、いいえ。8(1997年8月発行)。pp。1248–1271。土井10.1109 /5.622505 2008年8月15日取得
  106. ^ 「フラッシュメモリストレージの基礎」2012年3月20日。2017年1月4日のオリジナルからアーカイブ2017年1月3日取得
  107. ^ 「SLCNANDフラッシュメモリ| TOSHIBA MEMORY |ヨーロッパ(EMEA)」business.toshiba-memory.com
  108. ^ 「読み込み中のサイトをお待ちください...」Toshiba.com
  109. ^ 「シリアルインターフェースNAND |東芝メモリ|ヨーロッパ(EMEA)」business.toshiba-memory.com
  110. ^ 「BENAND | TOSHIBA MEMORY |ヨーロッパ(EMEA)」business.toshiba-memory.com
  111. ^ 「SLCNANDフラッシュメモリ| TOSHIBA MEMORY |ヨーロッパ(EMEA)」business.toshiba-memory.com
  112. ^ a b ソルター、ジム(2019年9月28日)。「SSDは、PLCテクノロジーのおかげで、より大きく、より安くなるために順調に進んでいます」ArsTechnica
  113. ^ 「PBlaze4_Memblaze」memblaze.com 2019年3月28日取得
  114. ^ Crothers、ブルック。「SanDiskが「X4」フラッシュチップの製造を開始します」CNET
  115. ^ Crothers、ブルック。「SanDiskは「X4」フラッシュチップを出荷しています」CNET
  116. ^ 「SanDiskは64ギガビットX4NANDテクノロジーを搭載したフラッシュメモリカードを出荷します」phys.org
  117. ^ 「SanDiskはX4フラッシュメモリチップの大量生産を開始します」2012年2月17日。
  118. ^ a b タリス、ビリー。「Samsung983ZET(Z-NAND)SSDレビュー:フラッシュメモリの速度はどれくらいですか?」AnandTech.com
  119. ^ Vättö、クリスチャン。「Samsung850Proの耐久性のテストとV-NANDダイサイズの測定」AnandTech2017年6月26日にオリジナルからアーカイブされました2017年6月11日取得
  120. ^ Vättö、クリスチャン。「SamsungSSD845DC EVO / PROパフォーマンスプレビューとIOPS整合性の調査」AnandTechp。3. 2016年10月22日にオリジナルからアーカイブされました2017年6月11日取得
  121. ^ Vättö、クリスチャン。「SamsungSSD850 EVO(120GB、250GB、500GB、1TB)レビュー」AnandTechp。4. 2017年5月31日にオリジナルからアーカイブされました2017年6月11日取得
  122. ^ Vättö、クリスチャン。「SamsungSSD845DC EVO / PROパフォーマンスプレビューとIOPS整合性の調査」AnandTechp。2. 2016年10月22日にオリジナルからアーカイブされました2017年6月11日取得
  123. ^ ラムザイヤー、クリス(2017年6月9日)。「フラッシュ業界のトレンドにより、ユーザーは回転ディスクに戻る可能性があります」AnandTech2017年6月11日取得
  124. ^ 「PBlaze5700」memblaze.com 2019年3月28日取得
  125. ^ 「PBlaze5900」memblaze.com 2019年3月28日取得
  126. ^ 「PBlaze5910 / 916シリーズNVMeSSD」memblaze.com 2019年3月26日取得
  127. ^ 「PBlaze5510 / 516シリーズNVMe™SSD」memblaze.com 2019年3月26日取得
  128. ^ 「QLCNAND-テクノロジーに何を期待できますか?」2018年11月7日。
  129. ^ 「こんにちは:世界初のQLCSSDであるMicron5210IONに会いましょう」Micron.com
  130. ^ 「QLCNAND」Micron.com
  131. ^ タリス、ビリー。「IntelSSD660p SSDレビュー:消費者向けSSD向けのQLCNANDが登場」AnandTech.com
  132. ^ 「StorageSearch.comのSSD耐久性の神話と伝説の記事」StorageSearch.com
  133. ^ 「サムスンはQLCSSDと第2世代Z-NANDを発表しました」トムスハードウェア2018年10月18日。
  134. ^ 「Samsung860QVOレビュー:最初のQLC SATA SSDですが、TLCをまだ倒すことはできません」PCGamesN
  135. ^ 「サムスン電子は業界初の4ビットコンシューマーSSDの量産を開始しました」news.samsung.com
  136. ^ Nellis、Hyunjoo Jin、Stephen(2020年10月20日)。「韓国のSKハイニックスがインテルのNAND事業を90億ドルで買収」 –www.reuters.com経由。
  137. ^ 「NANDの進化とソリッドステートドライブの使用可能寿命への影響」(PDF)WesternDigital。2009年。 2011年11月12日のオリジナル(PDF)からアーカイブ2012年4月22日取得
  138. ^ 「フラッシュ対DRAMのフォローアップ:チップスタッキング」デイリーサーキット。2012年4月22日。2012年11月24日のオリジナルからアーカイブ2012年4月22日取得
  139. ^ 「コンピュータデータストレージユニットの変換-非SI量」2015年5月8日にオリジナルからアーカイブされました2015年5月20日取得
  140. ^ Shilov、Anton(2005年9月12日)。「サムスンが2GBのフラッシュメモリチップを発表」Xビットラボ。2008年12月24日にオリジナルからアーカイブされました2008年11月30日取得
  141. ^ Gruener、Wolfgang(2006年9月11日)。「サムスンは40nmフラッシュを発表し、20nmデバイスを予測します」TGデイリー。2008年3月23日にオリジナルからアーカイブされました2008年11月30日取得
  142. ^ 「SanDiskMediaCenter」sandisk.com2008年12月19日にオリジナルからアーカイブされました。
  143. ^ 「SanDiskMediaCenter」sandisk.com2008年12月19日にオリジナルからアーカイブされました。
  144. ^ https://www.pcworld.com/article/225370/look_out_for_the_256gb_thumb_drive_and_the_128gb_tablet.html ; 「キングストンは最初の256GBフラッシュドライブを出しました」2017年7月8日にオリジナルからアーカイブされました2017年8月28日取得2009年7月20日、Kingston DataTraveler300は256GBです。
  145. ^ Borghino、Dario(2015年3月31日)。「3Dフラッシュテクノロジーは、10 TBSSDと最初の48層メモリセルで前進します」ギズマグ2015年5月18日にオリジナルからアーカイブされました2015年3月31日取得
  146. ^ 「SamsungがMonster4TB 850 EVOSSDを1,499ドルで発売|カスタムPCレビュー」カスタムPCレビュー2016年7月13日。2016年10月9日のオリジナルからアーカイブ2016年10月8日取得
  147. ^ 「サムスンは第4世代64層3DV-NANDを活用する32TBSSDを発表|カスタムPCレビュー」カスタムPCレビュー2016年8月11日。2016年10月9日のオリジナルからアーカイブ2016年10月8日取得
  148. ^ a b マスター、ニール; アンドリュース、マシュー; ヒック、ジェイソン; キヤノン、シェーン; ライト、ニコラス(2010)。「コモディティおよびエンタープライズクラスのフラッシュデバイスのパフォーマンス分析」(PDF)IEEEペタスケールデータストレージワークショップ2016年5月6日のオリジナルからアーカイブ(PDF) 。
  149. ^ 「DailyTech-Samsungは32nmフラッシュの問題を確認し、新しいSSDコントローラーに取り組んでいます」dailytech.com2016年3月4日にオリジナルからアーカイブされました2009年10月3日取得
  150. ^ a b CliveMaxfield。 「ブールブギへのBebop:エレクトロニクスへの型破りなガイド」p。232。
  151. ^ 多くのシリアルフラッシュデバイスは、一括読み取りモードを実装し、内部アドレスカウンターを組み込んでいるため、電源投入時に内容全体をRAMに転送するように構成するのは簡単です。たとえば、50 MHzでクロックされる場合、シリアルフラッシュは2秒未満で64Mビットのファームウェアイメージを転送できます。
  152. ^ Lyth0s(2011年3月17日)。「SSDとHDD」elitepcbuilding.com。2011年8月20日にオリジナルからアーカイブされました2011年7月11日取得
  153. ^ 「フラッシュソリッドステートディスク–劣ったテクノロジーまたはクローゼットスーパースター?」STORAGEsearch。2008年12月24日にオリジナルからアーカイブされました2008年11月30日取得
  154. ^ Vadim Tkachenko(2012年9月12日)。「IntelSSD910とtpcc-mysqlベンチマークのHDDRAID」MySQLパフォーマンスブログ
  155. ^ 松信、よしのり。「MySQLのSSD導入戦略」。 2010年4月15日、 Wayback Machine SunMicrosystems 2016年3月3日に
  156. ^ 「サムスン電子はNANDフラッシュベースのソリッドステートディスクを搭載した世界初のPCを発売します」プレスリリースサムスン。2006年5月24日。2008年12月20日のオリジナルからアーカイブ2008年11月30日取得
  157. ^ 「サムスンのSSDノートブック」
  158. ^ 「文庫本のVAIO「タイプU」Sony.jp(日本語)。
  159. ^ 「SonyVaioUX UMPC – 32GBのフラッシュメモリを搭載| NBnews.info。ノートパソコンとノートパソコンのニュース、レビュー、テスト、仕様、価格|Каталогноутбуков、ультрабуковипланшетов、новости
  160. ^ Douglas Perry(2012) Princeton:RAMをFlashに置き換えると、大規模な電力を節約できます。
  161. ^ ab 「フラッシュストレージの平均余命を理解するwww.ni.com2020年7月23日2020年12月19日取得
  162. ^ 「8ビットAVRマイクロコントローラーATmega32Aデータセット完全」(PDF)2016年2月19日。p。18. 2016年4月9日にオリジナル(PDF)からアーカイブされました2016年5月29日取得信頼性認定の結果は、予測されるデータ保持の失敗率が、85°Cで20年間、または25°Cで100年間で1PPMをはるかに下回ることを示しています。
  163. ^ 「MicroSDカードのハッキングについて«バニーのブログ」
  164. ^ 「MLCNANDフラッシュメモリのデータ保持:特性評価、最適化、および回復」(PDF)2015年1月27日。p。10. 2016年10月7日のオリジナルからアーカイブ(PDF)2016年4月27日取得
  165. ^ 「JEDECSSD仕様の説明」(PDF)p。27。
  166. ^ Yinug、Christopher Falan(2007年7月)。「フラッシュメモリ市場の台頭:企業行動と世界の半導体貿易パターンへの影響」(PDF)ジャーナルオブインターナショナルコマースアンドエコノミクス2008年5月29日にオリジナル(PDF)からアーカイブされました2008年4月19日取得
  167. ^ NANDメモリ市場のロケット 2016年2月8日にウェイバックマシンでアーカイブ、2013年4月17日、Nermin Hajdarbegovic、 TG Daily、2013年4月18日に取得
  168. ^ 「停電は15エクサバイトのWDと東芝のフラッシュストレージを台無しにしたかもしれません」AppleInsider
  169. ^ 「NANDフラッシュメーカーの市場シェア2019」Statista2019年7月3日取得
  170. ^ a b c d e f g h i j 「フラッシュメモリ市場」(PDF)集積回路工学株式会社スミソニアン協会1997.p。4 2019年10月16日取得
  171. ^ a b c d カッペレッティ、パウロ; ゴラ、カーラ; オリーボ、ピエロ; Zanoni、Enrico(2013)。フラッシュメモリシュプリンガーサイエンス&ビジネスメディアp。32. ISBN 9781461550150
  172. ^ 「かなり速く点滅しない」電子ビジネスカーナーズ出版社26(7–13):504。2000. 1999年の出荷台数は前年比64%増加し、2000年には44%増加して18億台になると予測されています。
  173. ^ Sze、SimonMin。「不揮発性半導体メモリの進化:発明からナノ結晶メモリへ」(PDF)CERN国立陽明交通大学p。41 2019年10月22日取得
  174. ^ a b ハンディ、ジム(2014年5月26日)。「これまでに何個のトランジスタを出荷したことがありますか?」フォーブス2019年10月21日取得
  175. ^ 「【マーケットビュー】2008年のDRAM業界における主要なイベント。エンドアプリケーションの需要は依然として弱く、2009年のNANDフラッシュの需要ビットの伸びは81%に修正されています」DRAMeXchange2008年12月30日2019年10月16日取得
  176. ^ 「NORフラッシュメモリはタブレットと電子書籍リーダーの成長機会を見つける」IHSテクノロジーIHSMarkit。2011年6月9日2019年10月16日取得
  177. ^ 「新しい大容量記憶メモリカードを発表するサムスン」コリアタイムス2012年8月29日2019年10月16日取得
  178. ^ 「世界中のWinbondトップシリアルフラッシュメモリサプライヤー、2012年に17億ユニットを出荷、58nmの生産量を増加」ビジネスワイヤウィンボンド2013年4月10日2019年10月16日取得
  179. ^ Shilov、Anton(2015年10月1日)。「サムスン:NANDフラッシュ業界は2020年までに出力を3倍の253EBにする」KitGuru 2019年10月16日取得
  180. ^ 「メーカーがより大容量のチップを導入するにつれてフラッシュメモリの価格は回復する」日経アジアレビュー日経株式会社2016年7月21日2019年10月16日取得
  181. ^ Tidwell、William(2016年8月30日)。「データ9、ストレージ1-NAND生産はハイパースケールの時代に遅れをとっている」シーキングアルファ2019年10月17日取得
  182. ^ Coughlin、Thomas M.(2017)。家庭用電化製品のデジタルストレージ:エッセンシャルガイドスプリンガー。p。217. ISBN 9783319699073
  183. ^ a b Reinsel、David; ガンツ、ジョン; ジョン、ライドニング(2018年11月)。「IDCホワイトペーパー:世界のデジタル化」(PDF)シーゲイトテクノロジーInternational DataCorporationp。14 2019年10月17日取得
  184. ^ メラー、クリス(2018年2月28日)。「2017年のストレージドルのパパは誰でしたか?SSD」レジスター2019年10月17日取得
  185. ^ 「SSDとHDDの組み合わせストレージの出荷台数は2018年に21%増加して912エクサバイトになりました」ビジネスワイヤTRENDFOCUS。2019年3月7日2019年10月17日取得
  186. ^ a b Yiu、Joseph(2015年2月)。「組み込みプロセッサ」(PDF)ARMエンベデッドワールド2015 2019年10月23日取得
  187. ^ スミス、ライアン(2019年10月8日)。「ArmTechCon2019基調講演ライブブログ(午前10時PT / 17:00 UTCに開始)」AnandTech2019年10月15日取得
  188. ^ 「2011年の年次報告書」サイプレスセミコンダクタ2012年。 2019年10月16日にオリジナルからアーカイブされました2019年10月16日取得
  189. ^ a b c de 「 NAND フラッシュメモリの技術ロードマップ」techinsights。2013年4月。2015年1月9日のオリジナルからアーカイブ2015年1月9日取得
  190. ^ a b c d ef 「 NAND フラッシュメモリの技術ロードマップ」techinsights。2014年4月。2015年1月9日のオリジナルからアーカイブ2015年1月9日取得
  191. ^ a b c d 「NANDフラッシュメモリロードマップ」(PDF)TechInsights2016年6月。
  192. ^ a b "Samsung Mass Producing 128Gb 3bit MLC NANDFlash"トムスハードウェア2013年4月11日。2019年6月21日のオリジナルからアーカイブ2019年6月21日取得
  193. ^ 「東芝:ニュースリリース(2010年8月31日):東芝は24nmプロセスNANDフラッシュメモリを発売します」Toshiba.co.jp
  194. ^ Lal Shimpi、Anand(2010年12月2日)。「MicronのClearNAND:25nm + ECC、増加するエラー率との戦い」アナンドテック。2010年12月3日にオリジナルからアーカイブされました2010年12月2日取得
  195. ^ キム、キナム; コ、グァンヒョブ(2004年5月16日)。2004年第24回マイクロエレクトロニクスに関する国際会議(IEEEカタログ番号04TH8716)1.セルビア・モンテネグロ:マイクロエレクトロニクスに関する第24回国際会議の議事録。pp。377–384。土井10.1109 /ICMEL.2004.1314646ISBN 978-0-7803-8166-7S2CID40985239 _
  196. ^ 「インテル製品の時系列リスト。製品は日付順にソートされています」(PDF)インテルミュージアムインテルコーポレーション。2005年7月。2007年8月9日のオリジナル(PDF)からアーカイブ2007年7月31日取得
  197. ^ 「DD28F032SAデータセット」インテル2019年6月27日取得
  198. ^ 「日本の会社概要」(PDF)スミソニアン協会1996 2019年6月27日取得
  199. ^ 「フラッシュメモリカードを導入する東芝」東芝1995年3月2日2019年6月20日取得
  200. ^ 「WORLDWIDEICMANUFACTURERS」(PDF)スミソニアン協会1997 2019年7月10日取得
  201. ^