セル(マイクロプロセッサ)

ウィキペディアから、無料の百科事典
ナビゲーションにジャンプ 検索にジャンプ

Cellは、適度なパフォーマンスの汎用PowerPCコアと、マルチメディアおよびベクトル処理アプリケーション、および他の多くの形式の専用計算を大幅に高速化する合理化されたプロセッシング要素[1]を組み合わせたマルチコア マイクロプロセッサマイクロアーキテクチャです。[1]

これは、ソニー東芝、および「STI」として知られるアライアンスであるIBMによって開発されました。建築設計と最初の実装は、2001年3月から4年間、テキサス州オースティンのSTIデザインセンターで、Sonyが4億米ドルに近づくと報告した予算で実施されました。[2] Cellは、Cell Broadband Engine Architectureの省略形であり、通常、完全にCBEAまたは部分的にCellBEと略されます。

Cellの最初の主要な商用アプリケーションは、2006年にリリースされたSonyのPlayStation 3 ゲームコンソールでした。2008年5月、CellベースのIBMRoadrunner スーパーコンピューターは最初のTOP500LINPACK 持続1.0ペタフロップスシステムになりました。[3] [4] Mercury Computer Systemsは、Cellに基づいた設計も開発しました。

セルアーキテクチャには、電力効率を重視し、遅延よりも帯域幅を優先し、プログラムコードの単純さよりもピーク計算スループットを優先するメモリコヒーレンスアーキテクチャが含まれています。これらの理由から、Cellはソフトウェア開発にとって困難な環境と広く見なされています[5] IBMは、開発者がCellチップをプログラムするのを支援するLinuxベースの開発プラットフォームを提供しています。[6]

歴史

マザーボード上のPS3に表示されるCellBE
Cellマイクロプロセッサのチーフアーキテクトの1人であるPeterHofstee

2000年半ば、ソニー・コンピュータエンタテインメント東芝IBMは、プロセッサを設計および製造するために「STI」と呼ばれる提携を結んだ。[7]

STIデザインセンターは2001年3月にオープンしました。[8]セルは、 POWER4プロセッサー用の設計ツールの拡張バージョンを使用して4年間にわたって設計されました。3社の400人を超えるエンジニアがオースティンで協力し、IBMの11の設計センターからの重要なサポートを受けました。[8]この期間中、IBMは、セルアーキテクチャ、製造プロセス、およびソフトウェア環境に関連する多くの特許を出願しました。ブロードバンドエンジンの初期の特許バージョンは、4つの「プロセッシングエレメント」を含むチップパッケージであることが示されました。これは、現在パワープロセッシングエレメント(PPE)として知られているものに関する特許の説明です。各処理要素には8が含まれますチップ上の「相乗的処理要素」SPE )。このチップパッケージは4GHzのクロック速度で動作するはずであり、32 SPEがそれぞれ32ギガフロップス(FP8クォーター精度)を提供する ため、ブロードバンドエンジンは理論上1テラフロップスの生のコンピューティングパワーを持つことを意図していました。

4つのPPEと32のSPEを使用した設計は実現されませんでした。代わりに、SonyとIBMは、1つのPPEと8つのSPEのみを使用して設計を製造しました。この小さな設計であるCellBroadbandEngineまたはCell/BEは、90nmSOIプロセスを使用して製造されまし [9]

2007年3月、IBMは、65nmバージョンのCell/ BEがニューヨーク州イーストフィッシュキルの自社工場(当時はGlobalFoundries)で生産されていることを発表しました[9] [10]バンダイナムコエンターテインメント357アーケードボードおよび後続の369 用のCell/BEプロセッサ。

2008年2月、IBMは、 45nmプロセスでCellプロセッサーの製造を開始すると発表しました。[11]

2008年5月、IBMは、65nmのフィーチャサイズで 高性能の倍精度浮動小数点バージョンのCellプロセッサであるPowerXCell8i [12]を発表しました。

2008年5月、OpteronおよびPowerXCell8iベースのスーパーコンピューターであるIBMRoadrunnerシステムは、1ペタフロップスを達成した世界初のシステムとなり、2009年第3四半期まで世界最速のコンピューターでした。世界で最もエネルギー効率の高い3台のスーパーコンピューター、 Green500リストで表されているように、同様にPowerXCell8iに基づいています。

2009年8月、45nmCellプロセッサがSonyのPlayStation3Slimと共同で導入されました。[13]

2009年11月までに、IBMは32個のAPUを備えたCellプロセッサーの開発を中止しましたが[14] [15]、他のCell製品を開発していました。[16]

商業化

2005年5月17日、ソニー・コンピュータエンタテインメントは、当時登場するPlayStation3コンソールに搭載されるCellプロセッサの仕様を確認しました。[17] [18] [19]このセル構成では、コアに1つのPPEがあり、シリコンに8つの物理SPEがあります。[19] PlayStation 3では、1つのSPEがテストプロセス中にロックアウトされ、製造歩留まりの向上に役立ちます。もう1つはOS用に予約されており、6つの無料のSPEをゲームのコードで使用できます。[20]導入時の目標クロック周波数は 3.2GHzです。[18]導入設計は、90 nm SOIプロセスを使用して製造され、ニューヨーク州イーストフィッシュキルにあるIBMの施設で初期生産が予定されています。[9]

コアスレッドの関係は、一般的な混乱の原因です。PPEコアはデュアルスレッドであり、ソフトウェアでは2つの独立した実行スレッドとして表示されますが、アクティブな各SPEはシングルスレッドとして表示されます。Sonyが説明したPlayStation3構成では、Cellプロセッサは9つの独立した実行スレッドを提供します。

2005年6月28日、IBMとMercury Computer Systemsは、医用画像産業検査航空宇宙および防衛地震処理電気通信などの組み込みアプリケーション向けのセルベースのコンピューターシステムを構築するためのパートナーシップ契約を発表しました[21]それ以来、Mercuryはブレード、従来のラックサーバー、およびCellプロセッサを搭載したPCIExpressアクセラレータボードをリリースしました。[21]

2006年の秋、IBMはダブルセルBEプロセッサーを使用したQS20ブレードモジュールをリリースし、特定のアプリケーションで驚異的なパフォーマンスを実現し、モジュールあたりのFP8クォーター精度で410ギガフロップスのピークに達しました。PowerXCell 8iプロセッサーに基づくQS22は、IBMRoadrunnerスーパーコンピューターに使用されました。MercuryとIBMは、8つのアクティブなSPEを備えた完全に利用されたCellプロセッサーを使用しています。2008年4月8日、Fixstars Corporationは、PowerXCell8iプロセッサをベースにしたPCIExpressアクセラレータボードをリリースしました。[22]

ソニーの高性能メディアコンピューティングサーバーZEGOは、3.2GHzのCell/BEプロセッサを使用しています。

概要

Cell Broadband Engine、またはより一般的に知られているCellは、従来のデスクトッププロセッサ(Athlon64Core2ファミリなど)と、NVIDIAATIグラフィックプロセッサ(GPU)。長い名前は、現在および将来のオンライン配信システムのコンポーネントとしての使用目的を示します。そのため、高解像度ディスプレイや録画機器、およびHDTVシステムで利用できます。さらに、プロセッサはデジタルイメージングに適している場合がありますシステム(医療、科学など)および物理シミュレーション科学および構造工学モデリングなど)

簡単な分析では、Cellプロセッサは4つのコンポーネントに分割できます。外部入力および出力構造、Power Processing Element(PPE)(双方向同時マルチスレッド PowerPC 2.02コア)と呼ばれるメインプロセッサ、[23] 8つ完全にSynergistic Processing Elements (SPE)と呼ばれる機能的なコプロセッサー、およびPPE、入出力エレメント、およびSPEを接続する特殊な高帯域幅の循環データバス( Element Interconnect BusまたはEIB)。

MPEGストリームのデコード/エンコード、3次元データの生成または変換、データのフーリエ解析など、数学的に集中的なタスクに必要な高性能を実現するために、セルプロセッサはEIBを介してSPEとPPEを結合し、コヒーレント DMA(ダイレクトメモリアクセス)をメインメモリと他の外部データストレージの両方に完全にキャッシュします。EIBを最大限に活用し、計算とデータ転送をオーバーラップさせるために、9つの処理要素(PPEとSPE)のそれぞれにDMAエンジンが装備されています。SPEのロード/ストア命令は、独自のローカルスクラッチパッドメモリにしかアクセスできないため、各SPEは、メインメモリおよび他のSPEのローカルメモリとの間でデータを転送するためにDMAに完全に依存しています。DMA操作では、最大16KBのサイズの単一のブロック領域、または2〜2048個のそのようなブロックのリストのいずれかを転送できます。Cellのアーキテクチャにおける主要な設計上の決定の1つは、チップ内のデータ処理で最大の非同期性と同時実行性を実現することを目的とした、チップ内データ転送の中心的な手段としてのDMAの使用です。[24]

従来のオペレーティングシステムを実行できるPPEは、SPEを制御し、SPEで実行されているプロセスを開始、停止、中断、およびスケジュールすることができます。この目的のために、PPEにはSPEの制御に関する追加の指示があります。SPEとは異なり、PPEは、標準のロード/ストア命令を介してSPEのメインメモリとローカルメモリを読み書きできます。チューリング完全アーキテクチャを備えているにもかかわらず、SPEは完全に自律的ではなく、有用な作業を行う前にPPEがそれらをプライミングする必要があります。システムの「馬力」のほとんどは相乗的な処理要素に由来するため、DMAの使用データ転送の方法と各SPEの限られたローカルメモリフットプリントは、この馬力を最大限に活用したいソフトウェア開発者に大きな課題をもたらし、このCPUから最大のパフォーマンスを引き出すためにプログラムを注意深く手動で調整する必要があります。

PPEおよびバスアーキテクチャには、さまざまなレベルのメモリ保護を提供するさまざまな動作モードが含まれており、SPEまたはPPEで実行されている特定のプロセスによるアクセスからメモリ領域を保護できます。

PPEとSPEはどちらも、固定幅の32ビット命令フォーマットを備えたRISCアーキテクチャです。PPEには、64ビットの汎用レジスタセット(GPR)、64ビットの浮動小数点レジスタセット(FPR)、および128ビットのAltivecレジスタセットが含まれています。SPEには128ビットレジスタのみが含まれています。これらは、サイズが8ビットから64ビットの範囲のスカラーデータ型、またはさまざまな整数および浮動小数点形式でのSIMD計算に使用できます。PPEとSPEの両方のシステムメモリアドレスは、理論上のアドレス範囲264の64ビット値として表されます。バイト(16エクサバイトまたは16,777,216テラバイト)。実際には、これらのビットのすべてがハードウェアに実装されているわけではありません。SPU(Synergistic Processor Unit)プロセッサ内部のローカルストアアドレスは、32ビットワードとして表されます。Cellに関連するドキュメントでは、ワードは常に32ビットを意味し、ダブルワードは64ビットを意味し、クアッドワードは128ビットを意味します。

PowerXCell8i

2008年、IBMは、 PowerXCell8i呼ばれるCellの改訂版を発表しました[25]。これはIBMのQS22ブレードサーバーで利用できます。PowerXCellは65nmプロセスで製造されており、最大32 GBのスロット付きDDR2メモリのサポートを追加するだけでなく、SPEの倍精度浮動小数点パフォーマンスをピーク時の 合計約12.8GFLOPSから102.4GFLOPSに劇的に改善します。偶然にも、同時期にリリースされたNECSX-9ベクトルプロセッサと同じピークパフォーマンスである8つのSPE 。IBMロードランナー2008年から2009年にかけて世界最速のスーパーコンピューターは、12,240個のPowerXCell 8iプロセッサーと、6,562個のAMDOpteronプロセッサーで構成されていまし[26] PowerXCell 8iを搭載したスーパーコンピューターは、Green500リストの上位6つの「最も環境に優しい」システムすべてを支配し、世界で最も高いMFLOPS/ワット比のスーパーコンピューターを備えています。[27] QS22およびスーパーコンピューターに加えて、PowerXCellプロセッサーはPCI Expressカードのアクセラレーターとしても利用可能であり、QPACEプロジェクトのコアプロセッサーとして使用されます。

PowerXCell 8iはRAMBUSメモリインターフェイスを削除し、大幅に大きなDDR2インターフェイスと拡張SPEを追加したため、チップレイアウトを作り直す必要があり、その結果、チップダイとパッケージングの両方が大きくなりました。[28]

アーキテクチャ

Schema Cell.png

Cellチップにはさまざまな構成がありますが、基本的な構成は、1つの「パワープロセッサエレメント」(「PPE」)(「プロセッシングエレメント」または「PE」と呼ばれることもあります)と複数のマルチコアチップで構成されます。 「相乗的処理要素」(「SPE」)。[29] PPEとSPEは、「Element InterconnectBus」(「EIB」)と呼ばれる内部高速バスによって相互にリンクされています。

パワープロセッサエレメント(PPE)

PPE(セル).png

PPE [30] [31] [32]は、PowerPCベースのデュアルイシューインオーダー双方向同時マルチスレッド CPUコアであり、23ステージのパイプラインが8つのSPEのコントローラーとして機能し、ほとんどのSPEを処理します。計算ワークロード。PPEには、アウトオブオーダー実行機能が制限されています。順不同でロードを実行でき、実行パイプラインが遅延します。PPEは、他の64ビットPowerPCプロセッサと類似しているため、従来のオペレーティングシステムで動作しますが、SPEは、ベクトル化された浮動小数点コードの実行用に設計されています。PPEには、64KiBレベル1キャッシュが含まれています(32KiB命令と32KiBデータ)および512KiBレベル2キャッシュ。キャッシュラインのサイズは128バイトです。さらに、IBMには、単精度浮動小数点用に完全にパイプライン化されたAltiVec(VMX)ユニット[33] (Altivec 1は倍精度浮動小数点ベクトルをサポートしていません) 、64ビットの32ビット固定小数点ユニット(FXU)が含まれています。スレッドごとのビットレジスタファイル、ロードアンドストアユニット(LSU)、64ビット浮動小数点ユニット(FPU)ブランチユニット(BRU)、およびブランチ実行ユニット(BXU)。[30] PPEは、命令ユニット(IU)、実行ユニット(XU)、およびベクトル/スカラー実行ユニット(VSU)の3つの主要ユニットで構成されています。IUには、L1命令キャッシュ、分岐予測ハードウェア、命令バッファー、および依存関係チェックロジックが含まれています。XUには、整数実行ユニット(FXU)とロードストアユニット(LSU)が含まれています。VSUには、FPUおよびVMXのすべての実行リソースが含まれています。各PPEは、スカラーfused-multiply-add命令を使用して、クロックサイクルごとに2つの倍精度演算を実行できます。これは、  3.2GHzで6.4GFLOPSに変換されます。または、ベクトルfused-multiply-add命令を使用したクロックサイクルごとの8つの単精度演算。これは、3.2GHzで25.6GFLOPSに変換されます。[34]

Xbox360のキセノン

PPEはCellプロセッサ用に特別に設計されましたが、開発中、MicrosoftはIBMにXbox360用の高性能プロセッサコアを求めてアプローチしましたIBMは、VMX128拡張機能が追加されたPPEのわずかに変更されたバージョンに基づいて、トライコアXenonプロセッサーに準拠して作成しました。[35] [36]

相乗的処理要素(SPE)

SPE(セル).png

各SPEは、「相乗処理ユニット」[37] SPUと「メモリフローコントローラ」MFC(DMAMMU、およびバスインターフェイス)で構成される注文プロセッサの二重の問題です。SPEには分岐予測ハードウェアがありません(したがって、コンパイラに大きな負担がかかります)。[38]各SPEには、各SPEの奇数パイプラインと偶数パイプラインに分割された6つの実行ユニットがあります。SPUは、128ビットSIMD構成の特別に開発された命令セット ISA を実行します[33] [39] [40]手順。現世代のセルでは、各SPEに 256KiBが含まれています 「ローカルストレージ」(VRAMを参照するソニーのドキュメントでは「ローカルメモリ」と間違えないでください)と呼ばれる命令とデータ用の組み込みSRAMは、PPEに表示され、ソフトウェアで直接アドレス指定できます。各SPEは、最大4GiBのローカルストアメモリをサポートできます。ローカルストアは、ソフトウェアに対して透過的ではなく、ロードするデータを予測するハードウェア構造を含まないため、従来のCPUキャッシュのようには動作しません。SPEには、128ビット、128エントリのレジスタファイルが含まれており、測定値は14.5mm2です。90nmプロセスで。SPEは、16個の8ビット整数、8個の16ビット整数、4個の32ビット整数、または4個の単精度浮動小数点数を1つのクロックサイクルで操作できるほか、メモリ操作も実行できます。SPUはシステムメモリに直接アクセスできないことに注意してください。システムアドレス空間内でDMA動作を設定するには、SPUによって形成された64ビット仮想メモリアドレスをSPUからSPEメモリフローコントローラ(MFC)に渡す必要があります。

1つの典型的な使用シナリオでは、システムはSPEに小さなプログラム(スレッドと同様)をロードし、SPEをチェーン化して、複雑な操作の各ステップを処理します。たとえば、セットトップボックスは、DVDの読み取り、ビデオとオーディオのデコード、および表示用のプログラムをロードし、データはSPEからSPEに渡され、最終的にTVに表示されます。もう1つの可能性は、入力データ・セットを分割し、複数のSPEに同じ種類の操作を並行して実行させることです。3.2 GHzでは、各SPEは理論上25.6GFLOPS単精度パフォーマンスを提供します。

同時代のパーソナルコンピュータと比較すると、Cellプロセッサの全体的な浮動小数点パフォーマンスが比較的高いため、Pentium4Athlon64などのCPUのSIMDユニットの機能が劣っているように見えます。ただし、システムの浮動小数点機能のみを比較することは、1次元のアプリケーション固有のメトリックです。Cellプロセッサとは異なり、このようなデスクトップCPUは、通常パーソナルコンピュータで実行される汎用ソフトウェアに適しています。クロックごとに複数の命令を実行することに加えて、IntelおよびAMDのプロセッサは分岐予測機能を備えていますセルは、分岐準備命令が作成されるコンパイラ支援でこれを補うように設計されています。倍精度浮動小数点演算の場合、パーソナルコンピュータでよく使用され、科学計算でよく使用されるように、セルのパフォーマンスは1桁低下しますが、それでも20.8 GFLOPS(SPEあたり1.8 GFLOPS、PPEあたり6.4 GFLOPS)に達します。倍精度用に特別に設計されたPowerXCell8iバリアントは、倍精度計算で102.4GFLOPSに達します。[41]

IBMによるテストでは、SPEは、最適化された並列行列乗算を実行すると、理論上のピークパフォーマンスの98%に達する可能性があることが示されています。[34]

東芝は、4つのSPEを搭載したコプロセッサを開発しましたが、PPEは開発していません。これは、家電製品の3Dおよび映画効果を加速するように設計され たSpursEngineと呼ばれます。

各SPEには、256KBのローカルメモリがあります。[42]合計で、SPEには2MBのローカルメモリがあります。

エレメント相互接続バス(EIB)

EIBは、Cellプロセッサ内部の通信バスであり、さまざまなオンチップシステム要素(PPEプロセッサ、メモリコントローラ(MIC)、8つのSPEコプロセッサ、および2つのオフチップI / Oインターフェイス)を接続します。 PS3の12人の参加者のうち(SPUの数は産業用アプリケーションによって異なる場合があります)。EIBには、信号機のセットとして機能するアービトレーションユニットも含まれています。一部の文書では、IBMはEIB参加者を「ユニット」と呼んでいます。

EIBは現在、ペアで逆回転する4つの16バイト幅の一方向チャネルで構成される円形リングとして実装されています。トラフィックパターンが許せば、各チャネルは最大3つのトランザクションを同時に伝達できます。EIBはシステムクロックレートの半分で動作するため、実効チャネルレートは2システムクロックごとに16バイトです。最大同時実行数では、4つのリングのそれぞれに3つのアクティブなトランザクションがあり、瞬時EIB帯域幅のピークは1クロックあたり96バイトです(12の同時トランザクション×16バイト幅/転送あたり2システムクロック)。この数値はIBMの文献で頻繁に引用されていますが、この数値をプロセッサーのクロック速度で単純にスケーリングすることは非現実的です。アービトレーションユニットは追加の制約を課します

EIBのリードデザイナーである IBMシニアエンジニアのDavidKrolakは、並行性モデルについて次のように説明しています。

リングは、3サイクルごとに新しい操作を開始できます。各転送には常に8ビートかかります。これは私たちが行った単純化の1つであり、大量のデータをストリーミングするために最適化されています。あなたが小さな操作をする場合、それはあまりうまく機能しません。この線路を走る8両編成の列車を考えれば、列車同士がぶつからない限り、線路上で共存することができます。[43]

EIBの各参加者には、1つの16バイトの読み取りポートと1つの16バイトの書き込みポートがあります。1人の参加者の制限は、EIBクロックあたり16バイトのレートで読み書きすることです(簡単にするために、システムクロックあたり8バイトと見なされることがよくあります)。各SPUプロセッサには、SPUの進行中の計算に干渉することなく、さまざまなエンドポイントへのトランザクションの長いシーケンスをスケジュールできる専用のDMA管理キューが含まれています。これらのDMAキューは、ローカルまたはリモートで管理することもできるため、制御モデルに柔軟性が追加されます。

データは、リングの周りを段階的にEIBチャネル上を流れます。参加者は12人であるため、チャネルを周回して起点に戻るまでの合計ステップ数は12です。6つのステップは、参加者の任意のペア間の最長距離です。EIBチャネルは、6ステップを超えるデータを伝送することは許可されていません。そのようなデータは、反対方向の円の周りのより短いルートを取る必要があります。パケットの送信に関連するステップ数は、転送遅延にほとんど影響を与えません。ステップを駆動するクロック速度は、他の考慮事項に比べて非常に高速です。ただし、通信距離長くなると、使用可能な同時実行性が低下するため、EIBの全体的なパフォーマンスに悪影響を及ぼします。

より強力なクロスバーとしてEIBを実装するというIBMの当初の要望にもかかわらず、リソースを節約するために採用した循環構成が、Cellチップ全体のパフォーマンスを制限する要因となることはめったにありません。最悪の場合、プログラマーは、EIBが高い同時実行レベルで機能できる通信パターンをスケジュールするために特別な注意を払う必要があります。

デビッドクロラックは説明しました:

さて、最初は、開発プロセスの早い段階で、何人かの人々がクロスバースイッチを求めていました。バスの設計方法では、シリコンをもっと使用したい場合は、実際にEIBを引き出してクロスバースイッチを入れることができます。配線へのチップ上のスペース。接続性と面積のバランスをとる必要があり、完全なクロスバースイッチを入れるだけのスペースがなかったので、非常に興味深いと思うこのリング構造を思いつきました。それはエリアの制約内に収まり、それでも非常に印象的な帯域幅を持っています。[43]

帯域幅評価

3.2 GHzでは、各チャネルは25.6 GB/sの速度で流れます。接続するシステム要素からEIBを分離して表示すると、このフローレートで12の同時トランザクションを達成すると、307.2 GB/sの抽象的なEIB帯域幅になります。この見解に基づいて、多くのIBMの出版物は、利用可能なEIB帯域幅を「300GB/秒以上」と表現しています。この数値は、プロセッサ周波数によってスケーリングされたピーク瞬時EIB帯域幅を反映しています。[44]

ただし、バスに受け入れられたパケットのアービトレーションメカニズムには、他の技術的な制限があります。IBMSystemsPerformanceグループは次のように説明しました。

EIBの各ユニットは、バスサイクルごとに16バイトのデータを同時に送受信できます。EIB全体の最大データ帯域幅は、システム内のすべてのユニットでアドレスがスヌーピングされる最大レート(バスサイクルごとに1つ)によって制限されます。スヌープされた各アドレス要求は最大128バイトを転送する可能性があるため、3.2GHzでのEIBの理論上のピークデータ帯域幅は128Bx1.6GHz = 204.8 GB/sです。[34]

この引用は、このメカニズムとその影響に関するIBMの公開の全範囲を明らかに表しています。EIBアービトレーションユニット、スヌーピングメカニズム、およびセグメントまたはページ変換障害での割り込み生成は、IBMによってまだ公開されていないドキュメントセットでは十分に説明されていません。[要出典]

実際には、有効なEIB帯域幅は、関係するリング参加者によっても制限される可能性があります。9つのプロセッシングコアのそれぞれが25.6GB/ sの読み取りと書き込みを同時に維持できますが、メモリインターフェイスコントローラー(MIC)はXDRメモリチャネルのペアに関連付けられており、読み取りと書き込みを組み合わせて最大25.6 GB/sのフローを可能にします。 2つのIOコントローラーは、25.6 GB/sのピーク結合入力速度と35GB/sのピーク結合出力速度をサポートするものとして文書化されています。

さらに混乱を増すために、いくつかの古い出版物は、4GHzのシステムクロックを想定したEIB帯域幅を引用しています。この参照フレームにより、瞬時のEIB帯域幅の数値は384 GB / sになり、アービトレーションが制限された帯域幅の数値は256 GB/sになります。

最も頻繁に引用される理論上の204.8GB/ sの数値と見なされるすべてのものが、覚えておくのに最適なものです。IBM Systems Performanceグループは、3.2GHzで動作するCellプロセッサーで197GB / sを達成するSPU中心のデータ・フローを実証しているため、この数値は実践にもかなり反映されています。[45]

メモリおよびI/Oコントローラ

セルには、 RambusXDRメモリに接続するデュアルチャネルRambusXIOマクロが含まれていますメモリ・インターフェース・コントローラー(MIC)は、XIOマクロとは別のものであり、IBMによって設計されています。XIO-XDRリンクは、ピンあたり3.2 Gbit/sで動作します。2つの32ビットチャネルは、理論上最大25.6GB/秒を提供できます。

ラムバスの設計でもあるI/Oインターフェースは、FlexIOとして知られています。FlexIOインターフェイスは12レーンに編成されており、各レーンは単方向の8ビット幅のポイントツーポイントパスです。5つの8ビット幅のポイントツーポイントパスはCellへのインバウンドレーンであり、残りの7つはアウトバウンドです。これにより、2.6GHzで62.4GB / s(36.4 GB / sアウトバウンド、26 GB / sインバウンド)の理論上のピーク帯域幅が提供されます。FlexIOインターフェイスは、通常、独立してクロックを供給することができます。3.2GHzで。4つのインバウンド+4つのアウトバウンドレーンがメモリコヒーレンシをサポートしています。

可能なアプリケーション

ビデオ処理カード

Leadtekなどの一部の企業は、H.264MPEG-2、およびMPEG-4ビデオの「リアルタイムよりも高速な」トランスコーディングを可能にするCellベースのPCI-Eカードをリリースしました。[46]

ブレードサーバー

2007年8月29日、IBMはBladeCenterQS21を発表しました。ワットあたり1秒あたり1.05ギガ-浮動小数点演算(gigaFLOPS)の測定値を生成し、ピークパフォーマンスは約460 GFLOPSで、これまでで最も電力効率の高いコンピューティングプラットフォームの1つです。1つのBladeCenterシャーシは、標準の42Uラックで1秒あたり6.4テラ浮動小数点演算(teraFLOPS)および25.8テラFLOPS以上を実現できます。[47]

2008年5月13日、IBMはBladeCenterQS22を発表しました。QS22は、QS21の5倍の倍精度浮動小数点パフォーマンスと、最大32GBのDDR2メモリオンブレードの容量を備えたPowerXCell8iプロセッサを導入しています。[48]

IBMは、2012年1月12日をもって、Cellプロセッサーをベースにしたブレードサーバーラインを廃止しました。[49]

PCIExpressボード

いくつかの企業がIBMPowerXCell8iを利用したPCI-eボードを提供しています。パフォーマンスは、2.8GHzで179.2GFlops(SP)、89.6 GFlops(DP)として報告されます。[50] [51]

コンソールビデオゲーム

ソニーPlayStation3 ビデオゲームコンソールは、3.2  GHzで動作し、8つの運用SPEのうち7つを含むCellプロセッサの最初の製品アプリケーションであり、ソニーがプロセッサ製造の歩留まりを向上させることができました。1つはOSによって予約されているため、開発者は7つのSPEのうち6つだけにアクセスできます。[20]

ホームシネマ

東芝はCellを使用してHDTVを製造しています。彼らは、 1920×1080の画面で48の標準解像度 MPEG-2ストリームを同時にデコードするシステムを紹介しました。[52] [53]これにより、視聴者は画面に同時に表示される数十のサムネイルビデオに基づいてチャンネルを選択できます。

スーパーコンピューティング

IBMのスーパーコンピューターであるIBMRoadrunnerは、汎用x86-64OpteronとCellプロセッサーのハイブリッドでしこのシステムは、標準のLINPACKベンチマークを使用して1.026ペタフロップスの速度を維持し、ペタフロップスの速度で動作する最初のスーパーコンピューターとして2008年6月のトップ500リストの1位を獲得しましたIBM Roadrunnerは、65nmテクノロジーと128ビットレジスターで倍精度計算を処理できる拡張SPUを使用して製造されたPowerXCell8iバージョンのCellプロセッサーを使用し、チップあたり倍精度102GFLOPに達しました。[54] [55]

クラスターコンピューティング

PlayStation 3コンソールのクラスターは、Cellブレードをベースにしたハイエンドシステムの魅力的な代替手段です。テネシー大学のコンピュータサイエンス学部にあるJackDongarraが率いるグループであるInnovativeComputingLaboratoryは、このようなアプリケーションを詳細に調査しました。[56] Terrasoft Solutionsは、ドンガラの研究の実装である、YellowDogLinuxがプリインストールされた8ノードおよび32ノードのPS3クラスターを販売しています

2007年10月17日にWiredによって最初に報告されたように、 [57]クラスター構成でPlayStation 3を使用する興味深いアプリケーションは、マサチューセッツ大学ダートマス校の物理学部の天体物理学者GauravKhannaによって実装されました。 8つのPlayStation3のクラスター。その後、現在PlayStation 3 Gravity Gridと呼ばれているこのマシンの次世代は、 16台のマシンのネットワークを使用し、摂動論を使用したバイナリブラックホール合体である目的のアプリケーションにCellプロセッサを利用します特に、クラスターは大規模な天体物理シミュレーションを実行しますより小さなコンパクトな物体を捕獲する超大質量ブラックホールは、関連する科学研究文献で複数回公開されている数値データを生成しました。[58]PlayStation 3で使用されるCellプロセッサバージョンには、ユーザーが使用できるメインCPUと6つのSPEがあり、GravityGridマシンに16の汎用プロセッサと96のベクトルプロセッサのネットを提供します。このマシンの構築には1回限りのコストが9,000ドルで、従来のスーパーコンピューターでの実行ごとに6,000ドルかかるブラックホールシミュレーションには十分です。ブラックホールの計算はメモリを大量に消費するものではなく、ローカライズ可能であるため、このアーキテクチャに適しています。Khannaは、シミュレーションで、クラスターのパフォーマンスが100以上のIntelXeonコアベースの従来のLinuxクラスターのパフォーマンスを上回っていると主張しています。PS3 Gravity Gridは、2007年、 [59] 2008年、[60] [61] 2009年、[62] [63] [64]まで、メディアの注目を集めました。および2010年。[65] [66]

バルセロナにあるポンペウファブラ大学の計算生化学および生物物理学ラボは、2007年にPS3GRID [67]と呼ばれるBOINCシステムを導入し、CellMDソフトウェアに基づく協調コンピューティングを実現しました。

米国空軍研究所は、高解像度の 衛星画像を分析するために、「コンドルクラスター」と呼ばれる1700ユニットを超えるPlayStation3クラスターを配備しました空軍は、コンドルクラスターが容量の点で世界で33番目に大きいスーパーコンピューターになると主張しています。[68]研究室は、研究のために大学が使用するためにスーパーコンピューターを開放しました。[69]

分散コンピューティング

50万台を超えるPlayStation3コンソールのコンピューティング能力の助けを借りて、分散コンピューティングプロジェクトFolding @ homeは、世界で最も強力な分散ネットワークとしてGuinnessWorldRecordsによって認識されています。プロジェクトが分散コンピューティングネットワークによってこれまで達成されたことのない1ペタフロップスを超えたため、最初の記録は2007年9月16日に達成されました。さらに、共同の努力により、PS3だけで2007年9月23日にpetaFLOPSマークに到達することができました。これと比較して、当時世界で2番目に強力なスーパーコンピューターであるIBMのBlueGene / L、約478.2 teraFLOPSで実行されます。これは、Folding@homeの計算能力がBlueGene/Lの約2倍であることを意味します(ただし、BlueGene / LのCPU相互接続は、Folding @ homeの平均ネットワーク速度よりも100万倍以上高速です)。2011年5月7日の時点で、Folding@homeは約9.3x86ペタフロップスで実行され、26,000のアクティブなPS3だけで1.6ペタフロップスが生成されます。

メインフレーム

IBMは、2007年4月25日に、Cell BroadbandEngineArchitectureマイクロプロセッサーを同社のメインフレームラインに統合し始めると発表しました。[70]これはゲームフレームにつながりました。

パスワードクラッキング

プロセッサのアーキテクチャにより、従来のプロセッサよりもハードウェア支援の暗号化ブルートフォース攻撃アプリケーションに適しています。[71]

ソフトウェア工学

セルの柔軟な性質により、さまざまなコンピューティングパラダイムだけでなく、そのリソースを利用するためのいくつかの可能性があります。[72]

ジョブキュー

PPEは、ジョブキューを維持し、SPEでジョブをスケジュールし、進行状況を監視します。各SPEは、ジョブをフェッチして実行し、PPEと同期する役割を持つ「ミニカーネル」を実行します。

SPEのセルフマルチタスク

ミニカーネルとスケジューリングはSPE全体に分散されます。タスクは、従来のオペレーティングシステムと同様に、ミューテックスまたはセマフォを使用して同期されます。すぐに実行できるタスクは、SPEがそれらを実行するのをキューで待機します。SPEは、この構成のすべてのタスクに共有メモリを使用します。

ストリーム処理

各SPEは個別のプログラムを実行します。データは入力ストリームから取得され、SPEに送信されます。SPEが処理を終了すると、出力データが出力ストリームに送信されます。

これにより、ストリーム処理に柔軟で強力なアーキテクチャが提供され、SPEごとに個別に明示的なスケジューリングが可能になります。他のプロセッサもストリーミングタスクを実行できますが、ロードされたカーネルによって制限されます。

オープンソースソフトウェア開発

2005年に、LinuxカーネルでCellをサポートできるようにするパッチが、IBM開発者による追加のために提出されました。[73] Arnd Bergmann(前述のパッチの開発者の1人)は、 LinuxTag 2005でLinuxベースのCellアーキテクチャについても説明しました。 [74]リリース2.6.16(2006年3月20日)の時点で、Linuxカーネルは正式にCellをサポートしています。プロセッサ。[75]

PPEとSPEはどちらも、ライブラリが提供する共通のAPIを使用してC /C++でプログラム可能です。

Fixstars Solutions、IBMおよびMercuryCellベースのシステムとPlayStation3にYellowDogLinuxを提供します。 [76] TerraSoftはMercuryと戦略的に提携して、Cell用のLinuxボードサポートパッケージを提供し、 IBM BladeCenterJS21やCellQS20、Mercury Cellベースのソリューションなど、他のさまざまなCellプラットフォーム。[77] Terra Softは、Y-HPC(ハイパフォーマンスコンピューティング)クラスター構築および管理スイートとY-Bio遺伝子シーケンスツールも維持しています。Y-Bioは、パッケージ管理用のRPM Linux標準に基づいて構築されており、バイオインフォマティクス研究者がより効率的に作業を行うのに役立つツールを提供します。[78]IBMは、SPEリソースへのアクセスと使用を簡素化するLinuxの造語「Spufs」用の疑似ファイルシステムを開発しました。IBMは現在LinuxカーネルGDBポートを維持していますが、SonyはGNUツールチェーンGCCbinutils)を維持しています。[79]

2005年11月、IBMは、シミュレーターとさまざまなツールで構成される「Cell Broadband Engine(CBE)ソフトウェア開発キットバージョン1.0」を自社のWebサイトにリリースしました。Fedora Core 4の最新のカーネルとツールの開発バージョンは、 BarcelonaSupercomputingCenterのWebサイトで管理されています。[80]

2007年8月、Mercury Computer Systemsは、ハイパフォーマンスコンピューティング用のPlayStation3用のソフトウェア開発キットをリリースしました。[81]

2007年11月、Fixstars Corporationは、Cell用のいくつかの重要なOpenCVAPIを高速化することを目的とした新しい「CVCell」モジュールをリリースしました一連のソフトウェア計算テストでは、2.4 GHz Intel Core2Duoの同じソフトウェアと比較して6倍から27倍高速な3.2GHzCellプロセッサでの実行時間を記録しました。[82]

ギャラリー

さまざまな世代のCell/BEプロセッサとPowerXCell8iの図。画像は原寸に比例していません。すべてのCell/BEパッケージのサイズは42.5×42.5mmで、PowerXCell8iのサイズは47.5×47.5mmです。

も参照してください

参照

  1. ^ a b Gschwind、Michael; Hofstee、H。Peter; アマニ、ブライアン; ホプキンス、マーティン; 渡辺幸雄; 山崎武(2006)。「セルのマルチコアアーキテクチャにおける相乗的処理」。IEEEマイクロIEEE。26(2):10–24。土井10.1109/MM.2006.41S2CID17834015 _
  2. ^ 「CellDesignerがPS3とIBMCellProcessorsについて語る」2006年8月21日にオリジナルからアーカイブされました2007年3月22日取得
  3. ^ Gaudin、Sharon(2008年6月9日)。「IBMのRoadrunnerは、4分マイルのスーパーコンピューティングを破壊します」Computerworld2008年12月24日にオリジナルからアーカイブされました2008年6月10日取得
  4. ^ Fildes、Jonathan(2008年6月9日)。「スーパーコンピューターがペタフロップのペースを設定する」BBCニュース2008年6月9日取得
  5. ^ シャンクランド、スティーブン(2006年2月22日)。「OctopilerはCellプログラマーを武装させようとしています」CNET 2007年3月22日取得
  6. ^ 「CellBroadbandEngineソフトウェア開発キットバージョン1.0」LWN。2005年11月10日2007年3月22日取得
  7. ^ Krewell、Kevin(2005年2月14日)。「細胞はライムライトに移動します」。マイクロプロセッサレポート
  8. ^ ab "セルマルチプロセッサの概要"IBM Journal ofResearchandDevelopment。2005年8月7日。2007年2月28日のオリジナルからアーカイブ2007年3月22日取得
  9. ^ abc 「IBMは新しい製造技術を使用してCellProcessorを製造してます」 。Xビットラボ。2007年3月15日にオリジナルからアーカイブされました2007年3月12日取得
  10. ^ 「65nmCELLプロセッサの生産が開始されました」PlayStationユニバース。2007年1月30日。2007年2月2日のオリジナルからアーカイブ2007年5月18日取得
  11. ^ ストークス、ジョン(2008年2月7日)。「IBMはセルを45nmに縮小します。より安価なPS3がそれに続きます」Arstechnica.com 2012年9月19日取得
  12. ^ 「IBMはラボ外でより高性能なコンピューティングを提供します」IBM 2008年5月15日取得
  13. ^ 「Sonyは新しいPlayStation3についての質問に答えます」ArsTechnica2009年8月18日2009年8月19日取得
  14. ^ 「ロードランナーはセルの最後のフラになるのだろうか?」2009年10月27日。2009年10月31日のオリジナルからアーカイブ。
  15. ^ 「SC09:IBMlässtCell-Prozessorauslaufen」HeiseOnline2009年11月20日2009年11月21日取得
  16. ^ 「IBMはCellプロセッサの開発を停止していません」DriverHeaven.net。2009年11月23日。2009年11月25日のオリジナルからアーカイブ2009年11月24日取得
  17. ^ Becker、David(2005年2月7日)。「プレイステーション3チップは個性が分かれています」CNET2007年5月18日取得
  18. ^ a b Thurrott、Paul(2005年5月17日)。「SonyはPlayStation3でアンティを引き上げます」WindowsITPro。2007年9月30日にオリジナルからアーカイブされました2007年3月22日取得
  19. ^ a b Roper、Chris(2005年5月17日)。「E32005:CellProcessorTechnologyのデモ」IGN 2007年3月22日取得
  20. ^ a bMartinLinklater 「セルコアの最適化」。ゲーム開発者マガジン、2007年4月pp。15–18。製造歩留まりを向上させるために、SonyはPlayStation3Cellプロセッサに7つの動作するSPEのみを出荷しています。そして、これらの7つのうち、1つのSPEがさまざまなタスクのためにオペレーティングシステムによって使用されます。これにより、ゲームプログラマーが使用できる6つのSPEと1つのPPEが残ります。
  21. ^ ab "Mercury IBMPartnerWorldBeaconAwardを受賞"スーパーコンピューティングオンライン。2007年4月12日2007年5月18日取得[デッドリンク]
  22. ^ 「FixstarsがPowerXCell8iを搭載したアクセラレータボードをリリース」フィックスターズ株式会社。2008年4月8日。2009年1月5日のオリジナルからアーカイブ2008年8月18日取得
  23. ^ Koranne、Sandeep(2009)。CellBroadbandEngineでの実用的なプログラミングシュプリンガーサイエンス&ビジネスメディア。p。17. ISBN 9781441903082
  24. ^ Gschwind、Michael(2006)。「チップマルチプロセッシングとセルブロードバンドエンジン」ACM 2008年6月29日取得
  25. ^ PowerXCell8iプロセッサを含むCellBroadbandEngineプログラミングハンドブック(PDF)(1.11版)。2008年5月12日。2018年3月11日のオリジナル(PDF)からアーカイブ2018年3月10日取得
  26. ^ 「IBMはPowerXCell8i、QS22ブレードサーバーを発表しました」Beyond3D。2008年5月。2008年6月16日のオリジナルからアーカイブ2008年6月10日取得
  27. ^ 「Green500リスト-2009年11月」2011年2月23日にオリジナルからアーカイブされました。
  28. ^ 「スーパーコンピューターアプリケーション用のCellBroadbandEngineマイクロプロセッサーのパッケージング」(PDF)2014年1月4日にオリジナル(PDF)からアーカイブされました2014年1月4日取得
  29. ^ 「Cellマイクロプロセッサブリーフィング」IBM、ソニー・コンピュータエンタテインメント株式会社、東芝株式会社、2005年2月7日。
  30. ^ a b 金惠順(2011年春)。「ゲームコンソールのCS4803DGC設計とプログラミング」(PDF)
  31. ^ Koranne、Sandeep(2009)。CellBroadbandEngineでの実用的なコンピューティングシュプリンガーサイエンス+ビジネスメディア。p。19。
  32. ^ Hofstee、H。Peter(2005)。「CellProcessorのすべて」(PDF)2011年9月6日にオリジナル(PDF)からアーカイブされました。
  33. ^ a b 「電力効率の高いプロセッサ設計とセルプロセッサ」(PDF)IBM。2005年2月16日。
  34. ^ abc 「 CellBroadbandEngine アーキテクチャとその最初の実装IBMdeveloperWorks。2005年11月29日2006年4月6日取得
  35. ^ アレクサンダー、リー(2009年1月16日)。「真実の処理:デビッドシッピーへのインタビュー]」ガマスートラ
  36. ^ 最後に、Jonathan V.(2008年12月30日)。「愚か者を演じる」ウォールストリートジャーナル
  37. ^ SPUアプリケーションのバイナリインターフェイス仕様(PDF)2008年7月18日。2014年11月18日のオリジナル(PDF)からアーカイブ2015年1月24日取得
  38. ^ 「IBMResearch-Cell」IBM 2005年6月11日取得
  39. ^ 「セルのマルチコアアーキテクチャにおける相乗的処理」(PDF)IEEEマイクロ。2006年3月2006年11月1日取得
  40. ^ 「セル異種チップマルチプロセッサ用の新しいSIMDアーキテクチャ」(PDF)ホットチップ17.2005年8月15日。2008年7月9日のオリジナル(PDF)からアーカイブ2006年1月1日取得
  41. ^ 「ターボモードのセルサクセサ-PowerXCell8i」PPCNux。2007年11月2008年6月10日取得
  42. ^ CellでのOpenMPのサポート IBM T. J Watson Research
  43. ^ a b 「専門家に会う:Cell BroadbandEngineEIBバスのDavidKrolak」IBM。2005年12月6日2007年3月18日取得
  44. ^ 「セルマルチプロセッサ通信ネットワーク:スピードのために構築された」(PDF)IEEE。2007年1月7日にオリジナル(PDF)からアーカイブされました2007年3月22日取得
  45. ^ 「CellBroadbandEngineアーキテクチャとその最初の実装」Ibm.com。2005年11月29日2012年9月19日取得
  46. ^ 「LeadtekPxVC1100MPEG-2/H.264トランスコーディングカード」
  47. ^ 「IBMはセルブレードを2倍にする」(プレスリリース)。ニューヨーク州アーモンク:IBM2007年8月29日2017年7月19日取得
  48. ^ 「IBMはラボ外でハイパフォーマンスコンピューティングを提供しています」(プレスリリース)。ニューヨーク州アーモンク:IBM2008年5月13日2017年7月19日取得
  49. ^ モーガン、ティモシー・プリケット(2011年6月28日)。「IBMが最後のCellブレードサーバーを嗅ぎ分ける」レジスター2017年7月19日取得
  50. ^ 「Fixstarsプレスリリース」2009年1月5日にオリジナルからアーカイブされました2008年8月18日取得
  51. ^ 「セルベースのコプロセッサカードはLinuxを実行します」2009年5月2日にオリジナルからアーカイブされました。
  52. ^ 「東芝は48のMPEG-2ストリームを同時にデコードするCellマイクロプロセッサを示します」Tech-On!。2005年4月25日。
  53. ^ 「勝者:マルチメディアモンスター」IEEEスペクトラム2006年1月1日。2006年1月18日のオリジナルからアーカイブ2006年1月22日取得
  54. ^ 「単一セルを超えて」(PDF)ロスアラモス国立研究所。2009年7月8日にオリジナル(PDF)からアーカイブされました2017年4月6日取得
  55. ^ 「科学計算のためのセルプロセッサの可能性」ACMコンピューティングフロンティア。2005 2017年4月6日取得
  56. ^ 「SCOP3:PlayStation 3での科学計算のラフガイド」(PDF)テネシー大学コンピュータサイエンス学部。2008年10月15日にオリジナル(PDF)からアーカイブされました2007年5月8日取得
  57. ^ ガーディナー、ブライアン(2007年10月17日)。「天体物理学者はスーパーコンピューターを8台のプレイステーション3に置き換えます」有線2007年10月17日取得
  58. ^ 「PS3重力グリッド」マサチューセッツ大学ダートマス校工学部准教授、ガウラヴ・カンナ。
  59. ^ 「PS3クラスターは自家製の安価なスーパーコンピューターを作成します」
  60. ^ ハイフィールド、ロジャー(2008年2月17日)。「科学者がゲーム機を愛する理由」デイリーテレグラフロンドン。2009年9月6日にオリジナルからアーカイブされました。
  61. ^ ペッカム、マット(2008年12月23日)。「プレイステーション3のプルを逃れるものはなく、ブラックホールさえも」ワシントンポスト
  62. ^ Malik、Tariq(2009年1月28日)。「プレイステーション3コンソールはブラックホールの振動に取り組む」Space.com
  63. ^ ライデン、ジャッキー(2009年2月21日)。「プレイステーション3:ディスカウントスーパーコンピューター?」NPR
  64. ^ Wallich、Paul(2009年4月1日)。「スーパーコンピューターは個人的になる」IEEEスペクトラム
  65. ^ 「プレイステーションを搭載したスーパーコンピューター」BBCニュース2010年9月4日。
  66. ^ ファレル、ジョン(2010年11月12日)。「ブラックホールと量子ループ:単なるゲーム以上のもの」フォーブス
  67. ^ 「PS3GRID.net」
  68. ^ 「国防総省は新しいSonyPlayStationスーパーコンピューターについて話し合う」
  69. ^ 「大学に低コストのスーパーコンピューティングを提供するPlayStation3クラスター」2013年5月14日にオリジナルからアーカイブされました。
  70. ^ 「IBMメインフレームは3Dになります」eWeek2007年4月26日2007年5月18日取得
  71. ^ 「PlayStationはパスワード調査をスピードアップします」BBCニュース2007年11月30日2011年1月17日取得
  72. ^ 「CELL:デジタルエンターテインメントのための新しいプラットフォーム」ソニー・コンピュータエンタテインメント株式会社2005年3月9日。2005年10月28日のオリジナルからアーカイブ。
  73. ^ Bergmann、Arnd(2005年6月21日)。"ppc64:Cell / BPAプラットフォーム、v3を紹介します" 2007年3月22日取得
  74. ^ 「CellProcessorプログラミングモデル」LinuxTag20052005年11月18日にオリジナルからアーカイブされました2005年6月11日取得
  75. ^ シャンクランド、スティーブン(2006年3月21日)。「Linuxは組み込みのCellプロセッササポートを取得します」CNET 2007年3月22日取得
  76. ^ 「PLAYSTATION3にLinuxを提供するTerraSoft」2009年3月30日にオリジナルからアーカイブされました。
  77. ^ Terra Soft-Linux for Cell、PlayStation PS3、QS20、QS21、QS22、IBM System p、Mercury Cell、およびApple PowerPC 2007年2月23日、 WaybackMachineでアーカイブ
  78. ^ 「Y-Bio」2007年8月31日。2007年9月2日のオリジナルからアーカイブ。
  79. ^ 「セルのArndBergmann」IBMdeveloperWorks。2005年6月25日。
  80. ^ 「セルBEベースのシステム上のLinux」バルセロナスーパーコンピューティングセンター。2007年3月8日にオリジナルからアーカイブされました2007年3月22日取得
  81. ^ 「MercuryComputerSystemsは、高性能コンピューティング用のPLAYSTATION(R)3用のソフトウェア開発キットをリリースしました」PRNewswire-FirstCall。2007年8月3日。
  82. ^ "「CVCell」-セル/BEプロセッサ用のOpenCVライブラリを高速化するFixstarsによって開発されたモジュール」。FixstarsCorporation。2007年11月28日。2010年7月17日にオリジナルからアーカイブ。 2008年12月12日取得

外部リンク