アナログ-デジタルコンバーター

ウィキペディアから、無料の百科事典
ナビゲーションにジャンプ 検索にジャンプ

4チャンネル・ステレオが多重製アナログ-デジタル変換器WM8775SEDSウォルフソン・マイクロエレクトロニクスは、上に配置されたX-FiのFatal1tyのプロ サウンドカード
AD5708ビット逐次比較アナログ-デジタルコンバータ。
AD570 / AD571シリコンダイ
インターシルICL7107。31/2桁シングルチップA / Dコンバータ
ICL7107シリコンダイ

エレクトロニクスアナログ-デジタル変換器ADCA / D、またはA-TO-Dは)に変換するシステムであるアナログ信号を、そのような音によってピックアップとして、マイク入力や光デジタルカメラに、デジタル信号ADCはまた、アナログ入力電圧または電流電圧または電流の大きさを表すデジタル数値に変換する電子デバイスなどの分離された測定を提供し得る通常、デジタル出力は2の補数です。 入力に比例する2進数ですが、他の可能性もあります。

いくつかのADCアーキテクチャがあります複雑で正確に整合したコンポーネントが必要なため、最も特殊なADCを除くすべてが集積回路(IC)として実装されています。これらは通常アナログ回路デジタル回路の両方を統合する金属酸化物半導体(MOS)ミックスドシグナル集積回路チップの形をとります。

デジタル-アナログ変換器(DAC)は、逆の機能を実行します。デジタル信号をアナログ信号に変換します。

説明

ADCは、連続時間および連続振幅のアナログ信号離散時間および離散振幅のデジタル信号に変換します。変換には入力の量子化含まれるため、必然的に少量のエラーまたはノイズが発生します。さらに、ADCは変換を継続的に実行する代わりに、定期的に変換を実行して入力をサンプリングし、入力信号の許容帯域幅を制限します。

ADCの性能は、主にその帯域幅信号対雑音比(SNR)によって特徴付けられます。 ADCの帯域幅は、主にそのサンプリングレートによって特徴付けられます。 ADCのSNRは、分解能、直線性、精度(量子化レベルが真のアナログ信号とどの程度一致するか)、エイリアシングジッターなど、多くの要因の影響を受けます。 ADCのSNRは、多くの場合、有効ビット数(ENOB)、つまり平均してノイズではない、ADCが返す各メジャーのビット数の観点から要約されます。理想的なADCのENOBはその分解能と同じです。ADCは、デジタル化する信号の帯域幅と必要なSNRに一致するように選択されます。ADCが信号の帯域幅の2倍を超えるサンプリングレートで動作する場合、ナイキスト-シャノンサンプリング定理に従って、完全な再構成が可能です。量子化誤差の存在は、理想的なADCでさえSNRを制限します。ただし、ADCのSNRが入力信号のSNRを超える場合、その影響は無視され、アナログ入力信号の本質的に完全なデジタル表現が得られる可能性があります。

解像度

1.8レベルのADCコーディング方式。

コンバータの分解能は、アナログ入力値の許容範囲にわたって生成できるさまざまな、つまり離散的な値の数を示します。したがって、特定の分解能が量子化誤差の大きさを決定し、したがってオーバーサンプリングを使用せずに理想的なADCの可能な最大信号対雑音比決定し ます。入力サンプルは通常、ADC内バイナリ形式で電子的に保存されるため、解像度は通常、オーディオビット深度として表されます。結果として、利用可能な離散値の数は通常2の累乗です。たとえば、分解能が8ビットのADCは、アナログ入力を256の異なるレベルの1つにエンコードできます(2 8 = 256)。値は、アプリケーションに応じて、0〜255(つまり、符号なし整数)または-128〜127(つまり、符号付き整数)の範囲を表すことができます。

分解能は電気的に定義することもでき、ボルトで表すことができます。出力コードレベルの変化を保証するために必要な電圧の変化は、最下位ビット(LSB)電圧と呼ばれます。ADCの分解能QはLSB電圧に等しくなります。ADCの電圧分解能は、その全体的な電圧測定範囲を間隔の数で割ったものに等しくなります。

ここで、Mはビット単位のADCの分解能であり、E FSRはフルスケール電圧範囲(「スパン」とも呼ばれます)です。E FSRはで与えられます

ここで、V REFHI及びVリフローを符号化することができる電圧を、それぞれ、上側および下側の極値です。

通常、電圧間隔の数は次の式で与えられます。

ここで、Mはビット単位のADCの分解能です。[1]

つまり、2つの連続するコードレベルの間に1つの電圧間隔が割り当てられます。

例:

  • 図1のようなコーディングスキーム
  • フルスケール測定範囲= 0〜1ボルト
  • ADCの分解能は3ビットです:2 3 = 8量子化レベル(コード)
  • ADC電圧分解能、Q = 1 V / 8 = 0.125V。

多くの場合、コンバータの有用な分解能は、信号対雑音比(SNR)およびENOBとして表されるシステム全体のその他のエラーによって制限されます。

正弦波を64レベル(6ビット)と256レベル(8ビット)に量子化する比較。6ビット量子化によって生成される加法性ノイズは、8ビット量子化によって生成されるノイズよりも12dB大きくなります。この例のようにスペクトル分布がフラットな場合、12dBの差はノイズフロアの測定可能な差として現れます。

量子化誤差

図に示すように、アナログからデジタルへの変換。1と図。2.2。

量子化誤差は、理想的なADCに固有量子化によって発生しますこれは、ADCへのアナログ入力電圧と出力のデジタル化された値の間の丸め誤差です。エラーは非線形で信号に依存します。量子化誤差が-1 / 2LSBと+ 1 / 2LSBの間で均一に分布し、信号がすべての量子化レベルをカバーする均一な分布を持つ理想的なADCでは、信号対量子化ノイズ比(SQNR)は次のようになります。によって与えられた

[2]

ここで、Qは量子化ビット数です。たとえば、16ビットADCの場合、量子化誤差は最大レベルより96.3dB低くなります。

量子化誤差は、DCからナイキスト周波数に分散されますその結果、オーバーサンプリングの場合のように、ADCの帯域幅の一部が使用されない場合、量子化誤差の一部が帯域外で発生、使用中の帯域幅のSQNRが効果的に改善されます。オーバーサンプリングされたシステムでは、ノイズシェーピングを使用して、より多くの量子化誤差を帯域外に強制することにより、SQNRをさらに高めることができます。

ディザ

ADCでは、通常、ディザを使用してパフォーマンスを向上させることができます。これは非常に少量のランダムノイズ(ホワイトノイズなど)であり、変換前に入力に追加されます。その効果は、信号に基づいてLSBの状態をランダム化することです。信号が単に低レベルで完全に遮断されるのではなく、ノイズのわずかな増加を犠牲にして、ADCが変換できる信号の有効範囲を拡張します。ディザはサンプラーの解像度を上げることしかできないことに注意してください。直線性を向上させることはできないため、必ずしも精度が向上するとは限りません。

ADCのビット深度に関して非常に低いレベルのオーディオ信号の量子化歪みは、信号と相関しており、歪みがあり不快な音になります。ディザリングを使用すると、歪みがノイズに変換されます。歪みのない信号は、時間の経過とともに平均化することで正確に復元できます。ディザリングは、電気メーターなどの統合システムでも使用されます。値が加算されるため、ディザリングにより、アナログ-デジタルコンバータのLSBよりも正確な結果が得られます。

当たりのビットの少ない数に写真画像を量子化する際に、ディザがしばしば適用されるピクセル画像は、ノイズの多いが、はるかに現実的な別段なる量子化画像よりも目の外見になるバンドこの類似のプロセスは、デジタルに変換されるアナログオーディオ信号に対するディザの影響を視覚化するのに役立つ場合があります。

精度

ADCにはいくつかのエラーの原因があります。量子化誤差と(ADCが線形であることが意図されていると仮定して)非線形は、アナログからデジタルへの変換に固有のものです。これらのエラーは、最下位ビット(LSB)と呼ばれる単位で測定されます。上記の8ビットADCの例では、1 LSBの誤差は全信号範囲の1/256、つまり約0.4%です。

非線形性

すべてのADCは、物理的な欠陥によって引き起こされる非線形エラーに悩まされ、出力が入力の線形関数(または意図的に非線形のADCの場合は他の関数)から逸脱する原因になります。これらのエラーは、キャリブレーションによって軽減したり、テストによって防止したりできる場合があります。線形性の重要なパラメーターは、積分非直線性微分非直線性です。これらの非線形性により歪みが発生し、ADC信号対雑音比のパフォーマンスが低下し、その結果、実効分解能が低下する可能性があります。

ジッター

正弦波をデジタル化する場合 、理想的ではないサンプリングクロックを使用すると、サンプルが記録されるタイミングに不確実性が生じます。ただし、クロックジッタによる実際のサンプリング時間の不確実性、この現象によって引き起こされるエラーは、次のように見積もることができます。 これにより、追加の記録ノイズが発生し量子化誤差のみで予測される有効ビット数(ENOB)を下回りますDCの誤差はゼロで、低周波数では小さいですが、高振幅および高周波数の信号では重大です。パフォーマンスに対するジッタの影響は、量子化誤差と比較できます。、ここで、qはADCビットの数です。[要出典]

出力サイズ
(ビット)
信号周波数
1 Hz 1 kHz 10 kHz 1 MHz 10 MHz 100 MHz 1 GHz
8 1,243 µs 1.24 µs 124 ns 1.24 ns 124 ps 12.4 ps 1.24 ps
10 311 µs 311 ns 31.1 ns 311 ps 31.1 ps 3.11 ps 0.31 ps
12 77.7 µs 77.7 ns 7.77 ns 77.7 ps 7.77 ps 0.78 ps 0.08 ps( "77.7fs")
14 19.4 µs 19.4 ns 1.94 ns 19.4 ps 1.94 ps 0.19 ps 0.02 ps( "19.4fs")
16 4.86 µs 4.86 ns 486 ps 4.86 ps 0.49 ps 0.05 ps( "48.5 fs")
18 1.21 µs 1.21 ns 121 ps 1.21 ps 0.12 ps
20 304 ns 304 ps 30.4 ps 0.30 ps( "303.56 fs") 0.03 ps( "30.3 fs")
24 18.9 ns 18.9 ps 1.89 ps 0.019 ps( "18.9 fs") -

クロックジッタは位相ノイズによって引き起こされます[3] [4] 1 MHz〜1 GHzのデジタル化帯域幅を持つADCの分解能は、ジッタによって制限されます。[5] 44.1 kHzでオーディオ信号をサンプリングする場合など、低帯域幅の変換の場合、クロックジッタによるパフォーマンスへの影響はそれほど大きくありません。[6]

サンプリングレート

アナログ信号は時間的に連続しており、これをデジタル値のフローに変換する必要があります。したがって、新しいデジタル値がアナログ信号からサンプリングされるレートを定義する必要があります。新しい値のレートは、コンバータのサンプリングレートまたはサンプリング周波数と呼ばれます。連続的に変化する帯域制限された信号をサンプリングし、再構成フィルターによって離散時間値から元の信号を再生することができます。ナイキスト-シャノンのサンプリング定理は、サンプリングレートが信号の最高周波数の2倍よりも高い場合にのみ、元の信号の忠実な再現が可能であることを意味します。

実際のADCは瞬時に変換できないため、コンバータが変換を実行している間(変換時間と呼ばれます)、入力値を一定に保つ必要があります。サンプルアンドホールドと呼ばれる入力回路がこのタスク実行します。ほとんどの場合、コンデンサ使用して入力のアナログ電圧を保存し、電子スイッチまたはゲートを使用してコンデンサを入力から切断します。多くのADC集積回路には、サンプルアンドホールドサブシステムが内部に含まれています。

エイリアシング

ADCは、時間の離散的な間隔で入力の値をサンプリングすることによって機能します。入力が、対象となる最高周波数の2倍として定義されるナイキストレートを超えてサンプリングされる場合、信号内のすべての周波数を再構築できます。ナイキストレートの半分を超える周波数がサンプリングされると、それらはより低い周波数として誤って検出されます。これはエイリアシングと呼ばれるプロセスです。エイリアシングが発生するのは、1サイクルあたり2回以下の回数で関数を瞬時にサンプリングすると、サイクルが失われ、その結果、誤って低い周波数が表示されるためです。たとえば、1.5kHzでサンプリングされている2kHzの正弦波は、500Hzの正弦波として再構築されます。

エイリアシングを回避するには、ADCへの入力をローパスフィルター処理して、サンプリングレートの半分を超える周波数を除去する必要がありますこのフィルターはアンチエイリアシングフィルターと呼ばれ、より高い周波数成分のアナログ信号に適用される実用的なADCシステムに不可欠です。エイリアシングに対する保護が不可欠なアプリケーションでは、オーバーサンプリングを使用して、エイリアシングを大幅に削減または排除することができます。

ほとんどのシステムでエイリアシングは不要ですが、これを利用して、帯域制限された高周波信号の同時ダウンミキシングを提供できます(アンダーサンプリング周波数ミキサーを参照)。エイリアスは、事実上、信号周波数とサンプリング周波数の低い方のヘテロダインです。[7]

オーバーサンプリング

経済性のために、信号は必要な最小レートでサンプリングされることが多く、その結果、導入される量子化誤差は、コンバータの通過帯域全体に広がるホワイトノイズになります。信号よりもはるかに高いレートでサンプリングされる場合、ナイキスト率、次いでデジタル濾過信号帯域幅に限定するには、以下の効果を奏します。

オーバーサンプリングは通常、必要なサンプリングレート(通常は44.1または48 kHz)が一般的なトランジスタ回路のクロック速度(> 1 MHz)と比較して非常に低い可聴周波数ADCで使用されます。この場合、ADCの性能はほとんどまたはまったくコストをかけずに大幅に向上させることができます。さらに、エイリアシングされた信号も通常は帯域外であるため、非常に低コストのフィルタを使用してエイリアシングを完全に排除できることがよくあります。

相対速度と精度

ADCの速度はタイプによって異なります。ウィルキンソンADCは、現在のデジタル回路で処理されるクロックレートによって制限されます。ための逐次比較型ADC、分解能の対数と変換時間スケールは、ビット数、すなわち。フラッシュADCは確かに3つの中で最速のタイプです。変換は基本的に単一の並列ステップで実行されます。

速度と精度の間には潜在的なトレードオフがあります。フラッシュADCにはドリフトがあり、コンパレータレベルに関連する不確実性により直線性が低下します。程度は低いですが、線形性の低さは、逐次比較型ADCの問題になる可能性もあります。ここで、非線形性は、減算プロセスからのエラーの累積から発生します。Wilkinson ADCは、3つの中で最高の直線性を備えています。[8] [9]

スライディングスケールの原理

スケール摺動大幅ADCの任意のタイプの線形性を改善するが、特にフラッシュと逐次タイプに又はランダム化方法を用いることができます。どのADCでも、入力電圧からデジタル出力値へのマッピングは、本来あるべき関数または天井関数ではありません。通常の状態では、特定の振幅のパルスは常に同じデジタル値に変換されます。問題は、デジタル化された値のアナログ値の範囲がすべて同じ幅ではなく、線形性異なることです。平均幅からの発散に比例して減少します。スライディングスケールの原理は、この現象を克服するために平均化効果を使用します。ランダムであるが既知のアナログ電圧が、サンプリングされた入力電圧に追加されます。次に、デジタル形式に変換され、同等のデジタル量が差し引かれ、元の値に戻ります。利点は、変換がランダムなポイントで行われることです。最終レベルの統計的分布は、ADCの範囲の領域にわたる加重平均によって決定されます。これにより、特定のレベルの幅に対して感度が低下します。[10] [11]

タイプ

これらは、電子ADCを実装するいくつかの一般的な方法です。

直接変換

直接変換またはフラッシュADCには、入力信号を並列にサンプリングするコンパレータのバンクがあり、それぞれが特定の電圧範囲で起動します。コンパレータバンクは、各電圧範囲のコードを生成する論理回路に給電します。

このタイプのADCは、ダイサイズが大きく、消費電力が大きくなります。これらは、ビデオ広帯域通信、またはおよび磁気ストレージの他の高速信号によく使用されます

この回路は、抵抗分割器ネットワーク、オペアンプコンパレータのセット、およびプライオリティエンコーダで構成されています。電圧境界での問題を解決するために、コンパレータには少量のヒステリシスが組み込まれています。分圧器の各ノードで、比較電圧が利用可能です。この回路の目的は、アナログ入力電圧を各ノード電圧と比較することです。

この回路には、変換が順次ではなく同時に行われるため、高速であるという利点があります。通常の変換時間は100ns以下です。変換時間は、コンパレータとプライオリティエンコーダの速度によってのみ制限されます。このタイプのADCには、追加されるビットごとに必要なコンパレータの数がほぼ2倍になるという欠点があります。また、nの値が大きいほど、プライオリティエンコーダは複雑になります。

逐次比較

逐次近似ADCは、比較器及び使用バイナリサーチを連続して入力電圧を含む範囲を狭くします。連続する各ステップで、コンバーターは入力電圧を内部デジタル-アナログコンバーターの出力と比較します。これは最初に許容入力電圧範囲の中間点を表します。このプロセスの各ステップで、近似は逐次比較レジスタ(SAR)に格納され、デジタル-アナログコンバータの出力は、より狭い範囲での比較のために更新されます。

ランプ比較

ランプ比較ADCは、ランプアップまたはランプダウンしてすぐにゼロに戻る鋸歯状信号生成します。ランプが開始すると、タイマーがカウントを開始します。ランプ電圧が入力と一致すると、コンパレータが起動し、タイマーの値が記録されます。時限ランプコンバータは経済的に実装できますが[a]、ランプを生成する回路は単純なアナログ積分器であることが多いため、ランプ時間は温度に敏感な場合があります。より正確なコンバーターは、DACを駆動するクロックカウンターを使用します。ランプ比較システムの特別な利点は、2番目の信号を変換するには、タイマー値を格納するために別のコンパレータと別のレジスタが必要になることです。変換中の入力変化に対する感度を下げるために、サンプルアンドホールドは瞬間的な入力電圧でコンデンサを充電でき、コンバータは定電流で放電するのに必要な時間を計ることができます。

ウィルキンソン

ウィルキンソンADCを設計したデニス・ウィルキンソン1950年ウィルキンソンADCは、充電用コンデンサによって生成された入力電圧の比較に基づいています。コンデンサは、コンパレータが入力電圧と一致すると判断するまで充電できます。その後、コンデンサは直線的に放電されます。コンデンサの放電に必要な時間は、入力電圧の振幅に比例します。コンデンサが放電している間、高周波発振器クロックからのパルスはレジスタによってカウントされます。レジスタに記録されるクロックパルスの数も入力電圧に比例します。[13] [14]

統合

積分型ADC(また、デュアルスロープ又はマルチスロープADCは)の入力に未知の入力電圧を印加インテグレータそして、電圧が一定期間(ランナップ期間)ランプすることを可能にします。次に、反対の極性の既知の基準電圧が積分器に印加され、積分器の出力がゼロに戻るまで(ランダウン期間)ランプすることができます。入力電圧は、基準電圧、一定のランナップ期間、および測定されたランダウン期間の関数として計算されます。ランダウン時間の測定は通常、コンバータのクロックの単位で行われるため、積分時間が長くなると、より高い分解能が可能になります。同様に、コンバータの速度は、分解能を犠牲にすることで改善できます。このタイプのコンバーター(またはコンセプトのバリエーション)は、直線性と柔軟性のためにほとんどのデジタル電圧計使用されています。

電荷平衡ADC
電荷平衡ADCの原理は、最初に電圧-周波数変換器を使用して入力信号を周波数に変換することです。次に、この周波数はカウンタによって測定され、アナログ入力に比例した出力コードに変換されます。これらのコンバータの主な利点は、ノイズの多い環境や孤立した形式でも周波数を送信できることです。ただし、この回路の制限は、電圧-周波数変換器の出力がRC製品に依存し、その値を温度と時間にわたって正確に維持できないことです。
デュアルスロープADC
回路のアナログ部分は、高入力インピーダンスバッファ、高精度積分器、および電圧コンパレータで構成されています。コンバータは、最初にアナログ入力信号を一定期間積分し、次に積分器の出力がゼロになるまで反対の極性の内部基準電圧を積分します。この回路の主な欠点は、持続時間が長いことです。これらは、熱電対体重計などのゆっくりと変化する信号の正確な測定に特に適しています。

デルタエンコード

デルタ符号化されたまたはカウンターランプADCは、上下有するカウンタフィードアナログ変換器にデジタル(DAC)を。入力信号とDACは両方ともコンパレータに送られます。コンパレータはカウンタを制御します。回路は負帰還を使用しますDACの出力が入力信号と一致し、数値がカウンタから読み取られるまで、コンパレータからカウンタを調整します。デルタコンバータは非常に広い範囲と高分解能を備えていますが、変換時間は入力信号の動作に依存しますが、常に最悪の場合が保証されます。物理システムからのほとんどの信号は急激に変化しないため、デルタコンバータは実際の信号を読み取るのに非常に適していることがよくあります。一部のコンバーターは、デルタ近似アプローチと逐次比較アプローチを組み合わせています。これは、入力信号の高周波成分の大きさが小さいことがわかっている場合に特に効果的です。

パイプライン化

パイプラインADC(別名サブレンジング量子化器)は、2つの以上の変換手順を使用します。まず、大まかな変換が行われます。2番目のステップでは、入力信号との差がデジタル-アナログコンバーター(DAC)で決定されます。次に、この差がより正確に変換され、結果が最後のステップで結合されます。これは、フィードバック基準信号が、次に重要なビットだけでなく、ビットの全範囲(たとえば、4ビット)の中間変換で構成される、逐次比較型ADCの改良版と見なすことができます。逐次比較型とフラッシュADCのメリットを組み合わせることで、このタイプは高速で高分解能であり、効率的に実装できます。

シグマデルタ

シグマデルタADC(としても知られるデルタシグマADCは)必要とされるよりも少ないビット数を使用して大規模な要因によって入力信号をオーバーサンプリングするフラッシュADCを使用して変換し、所望の信号帯域をフィルタリングしています。結果として生じる信号は、フラッシュの離散レベルによって生成されたエラーとともにフィードバックされ、フィルターへの入力から差し引かれます。この負のフィードバックには、量子化誤差を形成するノイズの影響があり、目的の信号周波数には現れません。デジタルフィルター(デシメーションフィルター)がADCに続き、サンプリングレートを下げ、不要なノイズ信号をフィルターで除去し、出力の分解能を高めます。

時間インターリーブ

時間インターリーブADCは、有効サンプルクロックのサイクル目:ここで、各ADCサンプルデータ毎にMをM並列ADCを使用します。その結果、個々のADCが管理できるサンプルレートと比較して、サンプルレートがM倍に増加します。実際には、M ADC間の個人差により、全体的なパフォーマンスが低下し、スプリアスフリーダイナミックレンジ(SFDR)が低下します[15]ただし、これらの時間インターリーブの不一致エラーを修正する手法が存在します。[16]

中級FMステージ

中間FMステージを備えたADCは、最初に電圧-周波数コンバーターを使用して入力信号の電圧に比例する周波数の発振信号を生成し、次に周波数カウンターを使用してその周波数を必要な信号電圧。積分時間が長いほど、より高い解像度が可能になります。同様に、コンバータの速度は、分解能を犠牲にすることで改善できます。 ADCの2つの部分は広く分離されており、周波数信号はオプトアイソレータを通過するか、ワイヤレスで送信されます。このようなADCの中には、正弦波または方形波の周波数変調を使用するものがあります。他はパルス周波数変調を使用しますこのようなADCは、リモートアナログセンサーのステータスをデジタル表示するための最も一般的な方法でした。[17] [18] [19] [20] [21]

その他の種類

電子機器と他の技術の組み合わせを使用する他のADCが存在する可能性がありますタイムストレッチアナログ-デジタル変換器(TS-ADC)は、タイムストレッチ信号をデジタル化の前にすることにより、従来の電子ADCによってデジタル化することができない非常に広い帯域幅のアナログ信号を、デジタル化します。通常、フォトニック プリプロセッサ フロントエンド使用して信号をタイムストレッチします。これにより、信号の時間が効果的に遅くなり、帯域幅が圧縮されます。その結果、電子バックエンドADCは、元の信号をキャプチャするには遅すぎたはずですが、この遅くなった信号をキャプチャできるようになりました。信号を継続的にキャプチャするために、フロントエンドはタイムストレッチに加えて信号を複数のセグメントに分割します。各セグメントは、個別の電子ADCによって個別にデジタル化されます。最後に、デジタルシグナルプロセッサがサンプルを再配置し、フロントエンドによって追加された歪みを取り除き、元のアナログ信号のデジタル表現であるバイナリデータを生成します。

コマーシャル

商用ADCは通常、集積回路として実装さます。ほとんどのコンバーターは、6〜24ビットの解像度でサンプリングし、1秒あたり1メガサンプル未満を生成します。より高い分解能が必要な場合、抵抗などの受動部品によって生成される熱雑音が測定をマスクします。オーディオアプリケーション、室内温度では、そのようなノイズはほとんど未満、通常1 μVの(マイクロボルト)ホワイトノイズ。 MSBが標準の2Vの出力信号に対応する場合、これは20〜21ビット未満のノイズ制限性能に変換され、ディザリングの必要性を排除します。デジタルではメガサンプルコンバーターが必要ですフルスピードのアナログビデオをデジタルビデオファイルに変換するためのビデオカメラビデオキャプチャカード、およびTVチューナーカード

多くの場合、集積回路の最も高価な部分はピンです。これは、パッケージが大きくなり、各ピンを集積回路のシリコンに接続する必要があるためです。ピンを節約するために、ADCはシリアルインターフェイスを介して一度に1ビットずつデータをコンピュータに送信しクロック信号の状態が変化すると次のビットが出力されるのが一般的です。これにより、ADCパッケージのピンがかなり節約され、多くの場合、設計全体が複雑になることはありません(メモリマップドI / Oを使用するマイクロプロセッサさえシリアルバス実装するために数ビットのポートしか必要としません。ADC)。

市販のADCには、多くの場合、通常はアナログマルチプレクサを介して同じコンバータに給電する複数の入力がありますADCのさまざまなモデルには、サンプルアンドホールド回路、計装アンプ、または差動入力が含まれる場合があります。測定量は2つの電圧の差です。

アプリケーション

録音

アナログ-デジタルコンバーターは、2000年代の音楽再生技術とデジタルオーディオワークステーションベースの録音に不可欠です。人々はしばしばアナログ録音を使用してコンピューター上で音楽を制作するため、コンパクトディスクやデジタル音楽ファイルに送られるパルス符号変調(PCM)データストリームを作成するためにアナログ-デジタルコンバーターが必要です。音楽で利用されているアナログ-デジタルコンバーターの現在の作物は、最大192キロヘルツのレートでサンプリングできます。これらの問題についてはかなりの文献がありますが、商業的な考慮事項が重要な役割を果たすことがよくあります。多くのレコーディングスタジオは、24ビット/ 96kHz(またはそれ以上)のパルス符号変調(PCM)またはDirect StreamDigitalで録音します。(DSD)形式を作成し、コンパクトディスクデジタルオーディオ制作(44.1 kHz)の場合は信号をダウンサンプリングまたはデシメートしますナイキスト周波数人間の聴力範囲ため、一般的に使用されるラジオおよびテレビ放送アプリケーションの場合は48kHzにダウンサンプリングまたはデシメートします

デジタル信号処理

ADCは、事実上すべてのアナログ信号をデジタル形式で処理、保存、または転送するために必要です。たとえば、TVチューナーカードは、高速ビデオアナログ-デジタルコンバーターを使用します。低速のオンチップ8、10、12、または16ビットのアナログ-デジタルコンバータは、マイクロコントローラでは一般的です。デジタルストレージオシロスコープには、非常に高速なアナログ-デジタルコンバータが必要です。これは、ソフトウェア無線とその新しいアプリケーションにとっても重要です。

科学機器

デジタルイメージングシステムは通常、ピクセルのデジタル化に アナログ-デジタルコンバーターを使用します。一部のレーダーシステムは、通常、アナログ-デジタルコンバーターを使用して、信号強度をデジタル値に変換し、その後の信号処理を行います。他の多くの現場およびリモートセンシングシステムは、一般的に類似の技術を使用しています。結果として得られるデジタル化された数値の2進ビットの数は、解像度、量子化(信号処理)の一意の離散レベルの数を反映します。アナログ信号とデジタル信号の対応は、量子化誤差に依存します量子化プロセスは適切な速度で実行する必要があります。これは、デジタル信号の解像度を制限する可能性のある制約です。科学機器の多くのセンサーはアナログ信号を生成します。温度圧力pH光強度など。これらの信号はすべて増幅してADCに供給し、入力信号に比例たデジタル数値を生成できます

ロータリーエンコーダー

ロータリーエンコーダなど、一部の非電子デバイスまたは部分的にのみ電子デバイスもADCと見なすことができます。通常、ADCのデジタル出力は、入力に比例する2の補数の2進数になります。エンコーダはグレイコードを出力する場合があります

表示

フラットパネルディスプレイは本質的にデジタルであり、コンポジットVGAなどのアナログ信号を処理するためにADCが必要です。

電気記号

ADC Symbol.svg

テスト

アナログ-デジタルコンバータのテストには、制御信号を送信してデジタルデータ出力をキャプチャするためのアナログ入力ソースとハードウェアが必要です。一部のADCは、基準信号の正確なソースも必要とします。

ADCをテストするための重要なパラメータは次のとおりです。

  1. DCオフセットエラー
  2. DCゲインエラー
  3. 信号対雑音比(SNR)
  4. 全高調波歪み(THD)
  5. 積分非直線性(INL)
  6. 微分非直線性(DNL)
  7. スプリアスフリーダイナミックレンジ
  8. 消費電力

も参照してください

注意事項

  1. ^ 非常に単純な(非線形)ランプコンバータは、マイクロコントローラと1つの抵抗およびコンデンサを使用して実装できます。[12]

参考文献

  1. ^ 「データの取得と変換の原則」 (PDF)テキサスインスツルメンツ。2015年4月2016年10月18日取得
  2. ^ Lathi、BP(1998)。現代のデジタルおよびアナログ通信システム(第3版)。オックスフォード大学出版局。
  3. ^ MaximApp800 :高速データコンバータ用の低ジッタクロックの設計」maxim-ic.com、2002年7月17日
  4. ^ 「アナログ-デジタルおよびデジタル-アナログコンバーターへのジッタの影響」(PDF)2012年8月19日取得
  5. ^ レーニング、マイケル; Fettweis、Gerhard(2007)。「広帯域ADCにおけるアパーチャジッタとクロックジッタの影響」。Computer Standards&InterfacesArchive29(1):11–18。CiteSeerX 10.1.1.3.9217土井10.1016 /j.csi.2005.12.005 
  6. ^ レッドメイン、デレク; Steer、Alison(2008年12月8日)、「高速ADCに対するクロックジッタの影響の理解」eetimes.com
  7. ^ 「RFサンプリングおよびGSPSADC –画期的なADCは無線アーキテクチャに革命を起こす」(PDF)テキサスインスツルメンツ2013年11月4日取得
  8. ^ Knoll(1989、pp。664–665)
  9. ^ Nicholson(1974、pp。313–315)
  10. ^ Knoll(1989、pp。665–666)
  11. ^ Nicholson(1974、pp。315–316)
  12. ^ 「AtmelアプリケーションノートAVR400:低コストA / Dコンバーター」(PDF)atmel.com
  13. ^ Knoll(1989、pp。663–664)
  14. ^ Nicholson(1974、pp。309–310)
  15. ^ フォーゲル、クリスチャン(2005)。「時間インターリーブADCにおける複合チャネル不一致効果の影響」。計測と測定に関するIEEEトランザクション55(1):415–427。CiteSeerX 10.1.1.212.7539土井10.1109 /TIM.2004.834046S2CID 15038020  
  16. ^ ガブリエレマンガナロ; David H. Robertson(2015年7月)、Interleaving ADC:Unraveling the MysteriesAnalog Devices 2021年10月7日取得
  17. ^ Analog Devices MT-028チュートリアル: WaltKesterおよびJamesBryant 2009による「Voltage-to-FrequencyConverters」、Kester、Walter Allan(2005)データ変換ハンドブック、Newnes、p。274、 ISBN 0750678410  
  18. ^ マイクロチップAN795「電圧から周波数/周波数から電圧へのコンバーター」 p。4:「13ビットA / Dコンバータ」
  19. ^ Carr、Joseph J.(1996)電子機器および測定の要素、Prentice Hall、p。402、 ISBN 0133416860 
  20. ^ 「電圧-周波数アナログ-デジタルコンバーター」globalspec.com
  21. ^ Pease、Robert A.(1991)アナログ回路のトラブルシューティング、Newnes、p。130、 ISBN 0750694998 
  • Knoll、Glenn F.(1989)。放射線の検出と測定(第2版)。ニューヨーク:ジョン・ワイリー&サンズ。ISBN 978-0471815044
  • ニコルソン、PW(1974)。原子核物理学ニューヨーク:ジョン・ワイリー&サンズ。pp。315–316。ISBN 978-0471636977

さらに読む

  • アレン、フィリップE。; ホルバーグ、ダグラスR.(2002)。CMOSアナログ回路設計ISBN 978-0-19-511644-1
  • フレーデン、ジェイコブ(2010)。現代のセンサーのハンドブック:物理学、設計、およびアプリケーションスプリンガー。ISBN 978-1441964656
  • ケスター、ウォルト、編 (2005)。データ変換ハンドブックエルセビア:ニューネス。ISBN 978-0-7506-7841-4
  • ジョンズ、デビッド; マーティン、ケン(1997)。アナログ集積回路設計ISBN 978-0-471-14448-9
  • 劉、Mingliang(2006)。スイッチドコンデンサ回路の謎を解き明かすISBN 978-0-7506-7907-7
  • Norsworthy、Steven R。; シュライアー、リチャード; テメス、ガボールC.(1997)。デルタシグマデータコンバータIEEEプレス。ISBN 978-0-7803-1045-2
  • Razavi、Behzad(1995)。データ変換システム設計の原則ニューヨーク州ニューヨーク:IEEEPress。ISBN 978-0-7803-1093-3
  • Ndjountche、Tertulien(2011年5月24日)。CMOSアナログ集積回路:高速で電力効率の高い設計フロリダ州ボカラトン:CRCプレス。ISBN 978-1-4398-5491-4
  • スタラー、レン(2005年2月24日)。「アナログ-デジタルコンバータの仕様を理解する」組み込みシステム設計
  • Walden、RH(1999)。「アナログ-デジタル変換器の調査と分析」。コミュニケーションの選択された領域に関するIEEEジャーナル17(4):539–550。CiteSeerX  10.1.1.352.1881土井10.1109 /49.761034

外部リンク