arsitektur ARM

LENGAN

Perancang	Sophie Wilson Steve Furber Acorn Computers / Arm Ltd.
bit	32-bit , 64-bit
Diperkenalkan	1985 ; 37 tahun yang lalu (1985)
Desain	RISC
Jenis	Daftar -Daftar
Percabangan	Kode kondisi , bandingkan dan cabang
Membuka	Hak milik

ARM (ditulis dalam huruf kecil sebagai arm , sebelumnya merupakan akronim untuk Advanced RISC Machines dan awalnya Acorn RISC Machine ) adalah keluarga arsitektur set instruksi yang dikurangi (RISC) untuk prosesor komputer , dikonfigurasi untuk berbagai lingkungan. Arm Ltd. mengembangkan arsitektur dan melisensikannya kepada perusahaan lain, yang merancang produk mereka sendiri yang mengimplementasikan satu atau lebih arsitektur tersebut, termasuk desain sistem pada chip (SoC) dan sistem pada modul (SoM), yang menggabungkan berbagai komponen seperti memori, antarmuka, dan radio . Itu juga mendesaincore yang mengimplementasikan arsitektur set instruksi ini dan melisensikan desain ini ke banyak perusahaan yang menggabungkan desain inti tersebut ke dalam produk mereka sendiri.

Ada beberapa generasi desain ARM. ARM1 asli menggunakan struktur internal 32-bit tetapi memiliki ruang alamat 26-bit yang membatasi memori utama 64 MB . Batasan ini telah dihapus dalam seri ARMv3, yang memiliki ruang alamat 32-bit, dan beberapa generasi tambahan hingga ARMv7 tetap 32-bit. Dirilis pada tahun 2011, arsitektur ARMv8-A menambahkan dukungan untuk ruang alamat 64- bit dan aritmatika 64-bit dengan set instruksi panjang tetap 32-bit yang baru. ^[3] Arm Ltd. juga telah merilis serangkaian set instruksi tambahan untuk aturan yang berbeda; ekstensi "Thumb" menambahkan instruksi 32- dan 16-bit untuk meningkatkan kepadatan kode , sementara Jazellemenambahkan instruksi untuk menangani bytecode Java secara langsung . Perubahan yang lebih baru termasuk penambahan simultan multithreading (SMT) untuk meningkatkan kinerja atau toleransi kesalahan . ^[4]

Karena biayanya yang rendah, konsumsi daya yang minimal, dan pembangkitan panas yang lebih rendah daripada pesaingnya, prosesor ARM diinginkan untuk perangkat yang ringan, portabel, bertenaga baterai, termasuk smartphone , laptop dan komputer tablet , dan sistem tertanam lainnya . ^{[5] [6] [7]} Namun, prosesor ARM juga digunakan untuk desktop dan server , termasuk superkomputer tercepat di dunia . ^[8] Dengan lebih dari 200 miliar chip ARM diproduksi, ^{[9] [10] [11]} pada tahun 2021 ^[update], ARM adalah arsitektur set instruksi yang paling banyak digunakan(ISA) dan ISA diproduksi dalam jumlah terbesar. ^{[12] [6] [13] [14] [15]} Saat ini, core Cortex yang banyak digunakan , core "klasik" yang lebih tua, dan varian core SecurCore khusus tersedia untuk masing-masing untuk menyertakan atau mengecualikan kemampuan opsional.

Sejarah

BBC Mikro

Desain pertama yang sukses secara luas dari Acorn Computers adalah BBC Micro , yang diperkenalkan pada Desember 1981. Ini adalah mesin yang relatif konvensional berdasarkan pada CPU MOS Technology 6502 tetapi memiliki kinerja dua kali lipat dari desain pesaing seperti Apple II karena penggunaannya yang lebih cepat. memori akses acak dinamis (DRAM). DRAM khas zaman itu berjalan sekitar 2 MHz; Acorn mengatur kesepakatan dengan Hitachi untuk pasokan suku cadang 4 MHz yang lebih cepat. ^[16]

Mesin pada zaman itu umumnya berbagi memori antara prosesor dan framebuffer , yang memungkinkan prosesor memperbarui konten layar dengan cepat tanpa harus melakukan input/output (I/O) terpisah. Karena waktu tampilan video sangat tepat, perangkat keras video harus memiliki akses prioritas ke memori itu. Karena kekhasan desain 6502, CPU membiarkan memori tidak tersentuh selama separuh waktu. Jadi dengan menjalankan CPU pada 1 MHz, sistem video dapat membaca data selama waktu tidak aktif tersebut, menggunakan total bandwidth RAM sebesar 2 MHz. Di BBC Micro, penggunaan RAM 4 MHz memungkinkan teknik yang sama digunakan, tetapi berjalan dengan kecepatan dua kali lipat. Ini memungkinkannya untuk mengungguli mesin serupa di pasar. ^[17]

Komputer Bisnis Acorn

1981 juga merupakan tahun dimana IBM Personal Computer diperkenalkan. Menggunakan Intel 8088 yang baru-baru ini diperkenalkan , CPU 16-bit dibandingkan dengan desain 8-bit 6502 , ia mampu menawarkan kinerja keseluruhan yang lebih tinggi. Pengenalannya mengubah pasar komputer desktop secara radikal: apa yang sebagian besar merupakan pasar hobi dan permainan yang muncul selama lima tahun sebelumnya mulai berubah menjadi alat bisnis yang harus dimiliki di mana desain 8-bit sebelumnya tidak dapat bersaing. Bahkan desain 32-bit yang lebih baru juga datang ke pasar, seperti Motorola 68000 ^[18] dan National Semiconductor NS32016 . ^[19]

Acorn mulai mempertimbangkan bagaimana bersaing di pasar ini dan menghasilkan desain kertas baru bernama Acorn Business Computer . Mereka menetapkan tujuan untuk memproduksi mesin dengan kinerja sepuluh kali lipat dari BBC Micro, tetapi dengan harga yang sama. ^[20] Ini akan mengungguli dan menurunkan harga PC. Pada saat yang sama, pengenalan Apple Lisa baru-baru ini membawa konsep antarmuka pengguna grafis (GUI) ke khalayak yang lebih luas dan menyarankan masa depan milik mesin dengan GUI. ^[21] Namun, Lisa berharga $9.995, karena dikemas dengan chip pendukung, memori dalam jumlah besar, dan hard disk drive , semuanya sangat mahal saat itu. ^[22]

Para insinyur kemudian mulai mempelajari semua desain CPU yang tersedia. Kesimpulan mereka tentang desain 16-bit yang ada adalah bahwa mereka jauh lebih mahal dan masih "sedikit omong kosong", ^[23] hanya menawarkan kinerja yang sedikit lebih tinggi daripada desain BBC Micro mereka. Mereka juga hampir selalu menuntut sejumlah besar chip pendukung untuk beroperasi bahkan pada tingkat itu, yang menaikkan biaya komputer secara keseluruhan. Sistem ini tidak akan mencapai tujuan desain. ^[23] Mereka juga mempertimbangkan desain 32-bit yang baru, tetapi ini bahkan lebih mahal dan memiliki masalah yang sama dengan chip dukungan. ^[24] Menurut Sophie Wilson , semua prosesor yang diuji pada saat itu memiliki kinerja yang hampir sama, dengan bandwidth sekitar 4 Mbit/detik. ^[25][Sebuah]

Dua peristiwa penting membawa Acorn menuju ARM. Salah satunya adalah publikasi serangkaian laporan dari University of California, Berkeley , yang menyatakan bahwa desain chip sederhana dapat memiliki kinerja yang sangat tinggi, jauh lebih tinggi daripada desain 32-bit terbaru di pasar. ^[26] Yang kedua adalah kunjungan Steve Furber dan Sophie Wilson ke Western Design Center , sebuah perusahaan yang dijalankan oleh Bill Mensch dan saudara perempuannya, yang telah menjadi penerus logis tim MOS dan menawarkan versi baru seperti WDC 65C02 . Tim Acorn melihat siswa sekolah menengah membuat tata letak chip pada mesin Apple II, yang menyarankan agar siapa pun dapat melakukannya. ^{[27] [28]}Sebaliknya, kunjungan ke firma desain lain yang bekerja pada CPU 32-bit modern mengungkapkan sebuah tim dengan lebih dari selusin anggota yang sudah dalam revisi H desain mereka namun masih mengandung bug. Ini memperkuat keputusan mereka pada akhir tahun 1983 untuk memulai desain CPU mereka sendiri, Mesin Acorn RISC. ^[29]

Konsep desain

Desain asli Berkeley RISC dalam beberapa hal merupakan sistem pengajaran, tidak dirancang khusus untuk kinerja langsung. Pada konsep dasar register-heavy, ARM menambahkan sejumlah catatan desain yang diterima dengan baik dari 6502. Yang utama di antaranya adalah kemampuan untuk melayani interupsi dengan cepat , yang memungkinkan mesin menawarkan kinerja input/output yang wajar tanpa tambahan perangkat keras eksternal. . Untuk menawarkan interupsi berkinerja tinggi yang serupa dengan 6502, desain ARM membatasi ruang alamat fisiknya menjadi 24 bit pointer yang menangani kata-kata 4-byte, jadi 26 bit pointer yang menangani byte, menghasilkan 64 MB. Semua instruksi ARM disejajarkan pada batas kata sehingga alamat instruksi adalah alamat kata, jadipenghitung program (PC) sehingga hanya perlu 24 bit. Ukuran 24-bit ini memungkinkan PC untuk disimpan bersama dengan delapan flag prosesor dalam satu register 32-bit. Itu berarti bahwa pada penerimaan interupsi, seluruh status mesin dapat disimpan dalam satu operasi, sedangkan jika PC memiliki nilai 32-bit penuh, itu akan memerlukan operasi terpisah untuk menyimpan PC dan flag status. ^[30]

Perubahan lain, dan di antara yang paling penting dalam hal kinerja dunia nyata praktis, adalah modifikasi set instruksi untuk memanfaatkan mode halaman DRAM . Baru-baru ini diperkenalkan, mode halaman memungkinkan akses memori berikutnya berjalan dua kali lebih cepat jika mereka secara kasar berada di lokasi yang sama, atau "halaman". Desain Berkeley tidak mempertimbangkan mode halaman, dan memperlakukan semua memori secara setara. Desain ARM menambahkan instruksi akses memori seperti vektor khusus, "S-cycles", yang dapat digunakan untuk mengisi atau menyimpan beberapa register dalam satu halaman menggunakan mode halaman. Ini menggandakan kinerja memori ketika mereka dapat digunakan, dan sangat penting untuk kinerja grafis. ^[31]

Desain Berkeley RISC menggunakan jendela register untuk mengurangi jumlah penyimpanan dan pemulihan register yang dilakukan dalam panggilan prosedur ; desain ARM tidak mengadopsi ini.

Wilson mengembangkan set instruksi, menulis simulasi prosesor di BBC BASIC yang berjalan di BBC Micro dengan prosesor 6502 kedua . ^{[32] [33]} Ini meyakinkan para insinyur Acorn bahwa mereka berada di jalur yang benar. Wilson mendekati CEO Acorn, Hermann Hauser , dan meminta lebih banyak sumber daya. Hauser memberikan persetujuannya dan membentuk tim kecil untuk merancang prosesor yang sebenarnya berdasarkan ISA Wilson. ^[34] Proyek Acorn RISC Machine resmi dimulai pada Oktober 1983.

ARM1

Prosesor ARM1 ke-2 untuk BBC Micro

Acorn memilih Teknologi VLSI sebagai "mitra silikon", karena mereka adalah sumber ROM dan chip khusus untuk Acorn. Acorn menyediakan desain dan VLSI menyediakan tata letak dan produksi. Sampel pertama dari silikon ARM bekerja dengan baik saat pertama kali diterima dan diuji pada 26 April 1985. ^[5] Dikenal sebagai ARM1, versi ini berjalan pada 6 MHz. ^[35]

Aplikasi ARM pertama adalah sebagai prosesor kedua untuk BBC Micro, yang membantu dalam mengembangkan perangkat lunak simulasi untuk menyelesaikan pengembangan chip pendukung (VIDC, IOC, MEMC), dan mempercepat perangkat lunak CAD yang digunakan dalam pengembangan ARM2. Wilson kemudian menulis ulang BBC BASIC dalam bahasa rakitan ARM . Pengetahuan mendalam yang diperoleh dari merancang set instruksi memungkinkan kode menjadi sangat padat, menjadikan ARM BBC BASIC tes yang sangat baik untuk emulator ARM mana pun.

ARM2

Hasil simulasi pada papan ARM1 menyebabkan pengenalan desain ARM2 pada akhir 1986 yang berjalan pada 8 MHz, dan versi awal 1987 dengan kecepatan 10 hingga 12 MHz. ^[b] Perubahan signifikan dalam arsitektur yang mendasarinya adalah penambahan pengganda Booth , sedangkan penggandaan sebelumnya harus dilakukan dalam perangkat lunak. ^[37] Selanjutnya, mode permintaan Interupsi Cepat yang baru, singkatnya FIQ, mengizinkan register 8 hingga 14 untuk diganti sebagai bagian dari interupsi itu sendiri. Ini berarti permintaan FIQ tidak harus menyimpan register mereka, lebih lanjut mempercepat interupsi. ^[38]

ARM2 kira-kira tujuh kali kinerja sistem berbasis 7 MHz 68000 seperti Commodore Amiga atau Macintosh SE . Kecepatannya dua kali lebih cepat dari Intel 80386 yang berjalan pada 16 MHz, dan kecepatannya hampir sama dengan komputer supermini multi-prosesor VAX-11/784 . Satu-satunya sistem yang mengalahkannya adalah workstation berbasis Sun SPARC dan MIPS R2000 RISC . ^[39] Lebih lanjut, karena CPU dirancang untuk I/O berkecepatan tinggi, ia tidak menggunakan banyak chip pendukung yang terlihat pada mesin ini, khususnya, ia tidak memiliki akses memori langsung khusus.(DMA) controller yang banyak dijumpai pada workstation. Sistem grafis juga disederhanakan berdasarkan asumsi dasar yang sama tentang memori dan waktu. Hasilnya adalah desain yang disederhanakan secara dramatis, menawarkan kinerja yang setara dengan workstation mahal tetapi pada titik harga yang mirip dengan desktop kontemporer. ^[39]

ARM2 menampilkan bus data 32-bit , ruang alamat 26-bit , dan 27 register 32-bit . ARM2 memiliki jumlah transistor hanya 30.000, ^[40] dibandingkan dengan model 68000 Motorola yang lebih tua dengan sekitar 68.000. Sebagian besar kesederhanaan ini berasal dari kurangnya mikrokode , yang mewakili sekitar seperempat hingga sepertiga dari transistor 68000, dan kurangnya (seperti kebanyakan CPU saat ini) cache . Kesederhanaan ini memungkinkan ARM2 memiliki konsumsi daya yang rendah, namun menawarkan kinerja yang lebih baik daripada Intel 80286 .

Penerusnya, ARM3, diproduksi dengan cache 4 KB, yang selanjutnya meningkatkan kinerja. ^[41] Bus alamat diperluas hingga 32 bit di ARM6, tetapi kode program masih harus berada dalam memori 64 MB pertama dalam mode kompatibilitas 26-bit, karena bit yang dicadangkan untuk flag status. ^[42]

Advanced RISC Machines Ltd. – ARM6

Sistem berbasis mikroprosesor pada sebuah chip

Mati dari mikroprosesor ARM610

Pada akhir 1980-an, Apple Computer dan VLSI Technology mulai bekerja dengan Acorn pada versi inti ARM yang lebih baru. Pada tahun 1990, Acorn memisahkan tim desain menjadi perusahaan baru bernama Advanced RISC Machines Ltd., ^{[43] [44] [45]} yang menjadi ARM Ltd. ketika perusahaan induknya, Arm Holdings plc, melayang di London Stock Exchange dan NASDAQ pada tahun 1998. ^[46] Pekerjaan Apple-ARM yang baru pada akhirnya akan berkembang menjadi ARM6, pertama kali dirilis pada awal tahun 1992. Apple menggunakan ARM610 berbasis ARM6 sebagai dasar untuk PDA Apple Newton mereka.

Pemegang lisensi awal

Pada tahun 1994, Acorn menggunakan ARM610 sebagai central processing unit (CPU) utama di komputer RiscPC mereka. DEC melisensikan arsitektur ARMv4 dan menghasilkan StrongARM . ^[47] Pada 233  MHz , CPU ini hanya menggunakan satu watt (versi yang lebih baru menarik jauh lebih sedikit). Pekerjaan ini kemudian diteruskan ke Intel sebagai bagian dari penyelesaian gugatan, dan Intel mengambil kesempatan untuk melengkapi lini i960 mereka dengan StrongARM. Intel kemudian mengembangkan implementasi kinerja tinggi sendiri bernama XScale, yang sejak itu dijual ke Marvell . Jumlah transistor inti ARM pada dasarnya tetap sama selama perubahan ini; ARM2 memiliki 30.000 transistor, ^[48]sementara ARM6 hanya tumbuh menjadi 35.000. ^[49]

Pangsa pasar

Pada tahun 2005, sekitar 98% dari semua ponsel yang terjual menggunakan setidaknya satu prosesor ARM. ^[50] Pada tahun 2010, produsen chip berdasarkan arsitektur ARM melaporkan pengiriman 6,1 miliar prosesor berbasis ARM , mewakili 95% dari smartphone , 35% dari televisi digital dan set-top box dan 10% dari komputer mobile . Pada tahun 2011, arsitektur ARM 32-bit adalah arsitektur yang paling banyak digunakan di perangkat seluler dan arsitektur 32-bit paling populer di sistem tertanam. ^[51] Pada tahun 2013, 10 miliar diproduksi ^[52] dan "chip berbasis ARM ditemukan di hampir 60 persen perangkat seluler dunia". ^[53]

Lisensi

Die dari mikrokontroler STM32F103VGT6 ARM Cortex-M3 dengan memori flash 1  MB oleh STMicroelectronics

Lisensi inti

Bisnis utama Arm Ltd. adalah menjual inti IP , yang digunakan oleh pemegang lisensi untuk membuat mikrokontroler (MCU), CPU , dan sistem-on-chip berdasarkan inti tersebut. Pabrikan desain asli menggabungkan inti ARM dengan bagian lain untuk menghasilkan perangkat yang lengkap, biasanya perangkat yang dapat dibangun di pabrik fabrikasi semikonduktor (fab) yang ada dengan biaya rendah dan tetap memberikan kinerja yang substansial. Implementasi yang paling sukses adalah ARM7TDMI dengan ratusan juta terjual. Atmel telah menjadi pusat desain pendahulu dalam sistem tertanam berbasis ARM7TDMI.

Arsitektur ARM yang digunakan di smartphone, PDA, dan perangkat seluler lainnya berkisar dari ARMv5 hingga ARMv8-A.

Pada tahun 2009, beberapa produsen memperkenalkan netbook berbasis CPU arsitektur ARM, bersaing langsung dengan netbook berbasis Intel Atom . ^[54]

Arm Ltd. menawarkan berbagai persyaratan lisensi, bervariasi dalam biaya dan hasil. Arm Ltd. memberikan kepada semua pemegang lisensi deskripsi perangkat keras inti ARM yang dapat diintegrasikan serta perangkat pengembangan perangkat lunak yang lengkap ( kompiler , debugger , kit pengembangan perangkat lunak ) dan hak untuk menjual silikon yang diproduksi yang mengandung CPU ARM.

Paket SoC yang mengintegrasikan desain inti ARM termasuk tiga generasi pertama Nvidia Tegra, keluarga Quatro dari CSR plc, Nova dan NovaThor dari ST-Ericsson, Precision32 MCU dari Silicon Labs, produk OMAP dari Texas Instruments, produk Hummingbird dan Exynos dari Samsung, A4 , A5 , dan A5X dari Apple , dan i.MX NXP . _

Penerima lisensi Fabless , yang ingin mengintegrasikan inti ARM ke dalam desain chip mereka sendiri, biasanya hanya tertarik untuk memperoleh inti kekayaan intelektual semikonduktor terverifikasi yang siap diproduksi . Untuk pelanggan ini, Arm Ltd. memberikan deskripsi netlist gerbang dari inti ARM yang dipilih, bersama dengan model simulasi yang diabstraksi dan program pengujian untuk membantu integrasi dan verifikasi desain. Pelanggan yang lebih ambisius, termasuk produsen perangkat terintegrasi (IDM) dan operator pengecoran, memilih untuk memperoleh IP prosesor dalam RTL yang dapat disintesis ( Verilog) membentuk. Dengan RTL yang dapat disintesis, pelanggan memiliki kemampuan untuk melakukan pengoptimalan dan ekstensi tingkat arsitektur. Hal ini memungkinkan perancang untuk mencapai tujuan desain eksotis yang tidak mungkin dilakukan dengan netlist yang tidak dimodifikasi ( kecepatan clock tinggi , konsumsi daya sangat rendah, ekstensi set instruksi, dll.). Meskipun Arm Ltd. tidak memberikan hak kepada pemegang lisensi untuk menjual kembali arsitektur ARM itu sendiri, pemegang lisensi dapat dengan bebas menjual produk manufaktur seperti perangkat chip, papan evaluasi, dan sistem yang lengkap. Pengecoran pedagang bisa menjadi kasus khusus; mereka tidak hanya diizinkan untuk menjual silikon jadi yang mengandung inti ARM, mereka umumnya memegang hak untuk membuat ulang inti ARM untuk pelanggan lain.

Arm Ltd. memberi harga IP-nya berdasarkan nilai yang dirasakan. Core ARM berperforma lebih rendah biasanya memiliki biaya lisensi yang lebih rendah daripada core berperforma lebih tinggi. Dalam istilah implementasi, inti yang dapat disintesis harganya lebih mahal daripada inti makro keras (kotak hitam). Masalah harga yang rumit, pedagang pengecoran yang memegang lisensi ARM, seperti Samsung atau Fujitsu, dapat menawarkan pengurangan biaya lisensi kepada pelanggan yang luar biasa. Sebagai imbalan untuk memperoleh inti ARM melalui layanan desain in-house pengecoran, pelanggan dapat mengurangi atau menghilangkan pembayaran biaya lisensi dimuka ARM.

Dibandingkan dengan pengecoran semikonduktor khusus (seperti TSMC dan UMC ) tanpa layanan desain internal, Fujitsu/Samsung membebankan biaya dua hingga tiga kali lebih banyak per wafer yang diproduksi . ^{[ kutipan diperlukan ]} Untuk aplikasi volume rendah hingga menengah, pengecoran layanan desain menawarkan harga keseluruhan yang lebih rendah (melalui subsidi biaya lisensi). Untuk suku cadang produksi massal volume tinggi, pengurangan biaya jangka panjang yang dapat dicapai melalui harga wafer yang lebih rendah mengurangi dampak biaya NRE (Non-Recurring Engineering) ARM, menjadikan pengecoran khusus pilihan yang lebih baik.

Perusahaan yang telah mengembangkan chip dengan inti yang dirancang oleh Arm Holdings termasuk anak perusahaan Annapurna Labs Amazon.com , ^[55] Analog Devices , Apple , AppliedMicro (sekarang: MACOM Technology Solutions ^[56] ), Atmel , Broadcom , Cavium , Cypress Semiconductor , Semikonduktor Skala Bebas (sekarang Semikonduktor NXP ), Huawei , Intel , ^{[ meragukan – diskusikan ]} Maxim Integrated , Nvidia , NXP , Qualcomm , Renesas , Samsung Electronics , ST Microelectronics , Texas Instruments dan Xilinx .

Dibangun di atas lisensi Teknologi ARM Cortex

Pada bulan Februari 2016, ARM mengumumkan lisensi Built on ARM Cortex Technology, yang sering disingkat menjadi lisensi Built on Cortex (BoC). Lisensi ini memungkinkan perusahaan untuk bermitra dengan ARM dan membuat modifikasi pada desain ARM Cortex. Modifikasi desain ini tidak akan dibagikan dengan perusahaan lain. Desain inti semi-kustom ini juga memiliki kebebasan merek, misalnya Kryo 280 .

Perusahaan yang saat ini merupakan pemegang lisensi Teknologi Built on ARM Cortex termasuk Qualcomm . ^[57]

Lisensi arsitektur

Perusahaan juga dapat memperoleh lisensi arsitektur ARM untuk merancang inti CPU mereka sendiri menggunakan set instruksi ARM. Core ini harus sepenuhnya mematuhi arsitektur ARM. Perusahaan yang telah merancang inti yang menerapkan arsitektur ARM termasuk Apple, AppliedMicro (sekarang: Ampere Computing ), Broadcom, Cavium (sekarang: Marvell), Digital Equipment Corporation , Intel, Nvidia, Qualcomm, Samsung Electronics, Fujitsu , dan NUVIA Inc.

Akses Fleksibel ARM

Pada 16 Juli 2019, ARM mengumumkan ARM Flexible Access. Akses Fleksibel ARM menyediakan akses tak terbatas ke kekayaan intelektual (IP) ARM yang disertakan untuk pengembangan. Biaya lisensi per produk diperlukan setelah pelanggan mencapai tapeout pengecoran atau pembuatan prototipe. ^{[58] [59]}

75% dari IP terbaru ARM selama dua tahun terakhir termasuk dalam Akses Fleksibel ARM. Per Oktober 2019:

• CPU: Cortex-A5 , Cortex-A7 , Cortex-A32 , Cortex-A34 , Cortex-A35 , Cortex-A53 , Cortex-R5 , Cortex-R8 , Cortex-R52 , Cortex-M0 , Cortex-M0+ , Cortex-M3 , Korteks-M4 , Korteks-M7 , Korteks-M23 , Korteks-M33
• GPU: Mali-G52 , Mali-G31 . Termasuk Kit Pengembangan Driver Mali (DDK).
• Interkoneksi: CoreLink NIC-400, CoreLink NIC-450, CoreLink CCI-400, CoreLink CCI-500, CoreLink CCI-550, ADB-400 AMBA, XHB-400 AXI-AHB
• Pengontrol Sistem: CoreLink GIC-400, CoreLink GIC-500, PL192 VIC, Pembungkus Memori TrustZone BP141, CoreLink TZC-400, CoreLink L2C-310, CoreLink MMU-500, Antarmuka Memori BP140
• IP Keamanan: CryptoCell-312, CryptoCell-712, TrustZone True Random Number Generator
• Pengontrol Periferal: PL011 UART, PL022 SPI, PL031 RTC
• Debug & Trace: CoreSight SoC-400, CoreSight SDC-600, CoreSight STM-500, CoreSight System Trace Macrocell, CoreSight Trace Memory Controller
• Kit Desain: Corstone-101, Corstone-201
• IP Fisik: PIK Artisan untuk Cortex-M33 TSMC 22ULL ​​termasuk kompiler memori, pustaka logika, GPIO, dan dokumentasi
• Alat & Bahan: Socrates IP ToolingARM Design Studio, Model Sistem Virtual
• Dukungan: Dukungan Teknis ARM Standar, pelatihan online ARM, pembaruan pemeliharaan, kredit untuk pelatihan di tempat dan ulasan desain

Inti

Arm Holdings menyediakan daftar vendor yang menerapkan inti ARM dalam desain mereka (produk standar khusus aplikasi (ASSP), mikroprosesor, dan mikrokontroler). ^[92]

Contoh aplikasi core ARM

Tronsmart MK908, "mini PC" Android quad-core berbasis Rockchip , dengan kartu microSD di sebelahnya untuk perbandingan ukuran

Core ARM digunakan di sejumlah produk, terutama PDA dan smartphone . Beberapa contoh komputasi adalah perangkat Surface , Surface 2 dan Pocket PC generasi pertama Microsoft ( setelah 2002 ), iPad Apple dan komputer tablet Eee Pad Transformer Asus , dan beberapa laptop Chromebook . Lainnya termasuk smartphone iPhone Apple dan pemutar media portabel iPod , kamera digital Canon PowerShot , Nintendo Switch hybrid, prosesor keamanan Wii dan konsol game genggam 3DS , dan sistem navigasi belokan demi belokan TomTom .

Pada tahun 2005, Arm Holdings mengambil bagian dalam pengembangan komputer SpiNNaker Universitas Manchester , yang menggunakan inti ARM untuk mensimulasikan otak manusia . ^[93]

Chip ARM juga digunakan di Raspberry Pi , BeagleBoard , BeagleBone , PandaBoard dan komputer papan tunggal lainnya , karena mereka sangat kecil, murah dan mengkonsumsi daya yang sangat kecil.

Arsitektur 32-bit

ARMv7 digunakan untuk memberi daya pada versi lama komputer papan tunggal Raspberry Pi yang populer seperti Raspberry Pi 2 ini dari tahun 2015.

ARMv7 juga digunakan untuk memberi daya pada keluarga CuBox dari komputer papan tunggal.

Arsitektur ARM 32-bit ( ARM32 ), seperti ARMv7-A (menerapkan AArch32; lihat bagian tentang ARMv8-A untuk informasi lebih lanjut), adalah arsitektur yang paling banyak digunakan di perangkat seluler pada 2011 ^[update]. ^[51]

Sejak 1995, berbagai versi Manual Referensi Arsitektur ARM (lihat Tautan eksternal ) telah menjadi sumber utama dokumentasi tentang arsitektur prosesor ARM dan set instruksi, membedakan antarmuka yang harus didukung oleh semua prosesor ARM (seperti semantik instruksi) dari detail implementasi yang mungkin berbeda. Arsitektur telah berkembang dari waktu ke waktu, dan versi tujuh dari arsitektur, ARMv7, mendefinisikan tiga "profil" arsitektur:

• Profil-A, profil "Aplikasi", diimplementasikan oleh inti 32-bit dalam seri Cortex-A dan oleh beberapa inti non-ARM
• R-profile, profil "Real-time", diimplementasikan oleh core dalam seri Cortex -R
• Profil-M, profil "Mikrokontroler", diimplementasikan oleh sebagian besar inti dalam seri Cortex -M

Meskipun profil arsitektur pertama kali didefinisikan untuk ARMv7, ARM selanjutnya mendefinisikan arsitektur ARMv6-M (digunakan oleh Cortex M0 / M0+ / M1 ) sebagai subset dari profil ARMv7-M dengan instruksi yang lebih sedikit.

Mode CPU

Kecuali di M-profile, arsitektur ARM 32-bit menentukan beberapa mode CPU, tergantung pada fitur arsitektur yang diterapkan. Setiap saat, CPU hanya dapat berada dalam satu mode, tetapi dapat beralih mode karena peristiwa eksternal (interupsi) atau secara terprogram. ^[94]

• Mode pengguna: Satu-satunya mode yang tidak memiliki hak istimewa.
• Mode FIQ: Sebuah mode istimewa yang dimasukkan setiap kali prosesor menerima permintaan interupsi cepat .
• Mode IRQ: Mode istimewa yang dimasukkan setiap kali prosesor menerima interupsi.
• Mode Supervisor (svc): Mode istimewa yang dimasukkan setiap kali CPU direset atau ketika instruksi SVC dijalankan.
• Abort mode: Mode istimewa yang dimasukkan setiap kali terjadi prefetch abort atau data abort exception.
• Mode tidak terdefinisi : Mode istimewa yang dimasukkan setiap kali pengecualian instruksi yang tidak ditentukan terjadi.
• Mode sistem (ARMv4 dan lebih tinggi): Satu-satunya mode istimewa yang tidak dimasuki oleh pengecualian. Itu hanya dapat dimasukkan dengan mengeksekusi instruksi yang secara eksplisit menulis ke bit mode Current Program Status Register (CPSR) dari mode istimewa lainnya (bukan dari mode pengguna).
• Mode monitor (Ekstensi Keamanan ARMv6 dan ARMv7, ARMv8 EL3): Mode monitor diperkenalkan untuk mendukung ekstensi TrustZone di inti ARM.
• Mode Hyp (Ekstensi Virtualisasi ARMv7, ARMv8 EL2): Mode hypervisor yang mendukung persyaratan virtualisasi Popek dan Goldberg untuk operasi CPU yang tidak aman. ^{[95] [96]}
• Mode utas (ARMv6-M, ARMv7-M, ARMv8-M): Mode yang dapat ditentukan sebagai hak istimewa atau tidak. Apakah Main Stack Pointer (MSP) atau Process Stack Pointer (PSP) digunakan juga dapat ditentukan dalam register CONTROL dengan akses istimewa. Mode ini dirancang untuk tugas pengguna di lingkungan RTOS tetapi biasanya digunakan di bare-metal untuk super-loop.
• Mode handler (ARMv6-M, ARMv7-M, ARMv8-M): Mode yang didedikasikan untuk penanganan pengecualian (kecuali RESET yang ditangani dalam mode Thread). Mode handler selalu menggunakan MSP dan bekerja di level yang diistimewakan.

Set instruksi

Implementasi ARM asli (dan selanjutnya) dibuat tanpa mikrokode , seperti prosesor 8-bit 6502 yang jauh lebih sederhana yang digunakan dalam mikrokomputer Acorn sebelumnya.

Arsitektur ARM 32-bit (dan sebagian besar arsitektur 64-bit) mencakup fitur RISC berikut:

• Memuat/menyimpan arsitektur .
• Tidak ada dukungan untuk akses memori yang tidak selaras dalam versi asli arsitektur. ARMv6 dan yang lebih baru, kecuali beberapa versi mikrokontroler, mendukung akses yang tidak selaras untuk instruksi pemuatan/penyimpanan setengah kata dan satu kata dengan beberapa batasan, seperti tidak ada atomisitas yang dijamin . ^{[97] [98]}
• File register seragam 16 × 32-bit (termasuk penghitung program, penunjuk tumpukan, dan register tautan).
• Lebar instruksi tetap 32 bit untuk memudahkan decoding dan pipelining , dengan biaya penurunan kepadatan kode . Kemudian, set instruksi Thumb menambahkan instruksi 16-bit dan meningkatkan kepadatan kode.
• Sebagian besar eksekusi siklus-jam tunggal.

Untuk mengimbangi desain yang lebih sederhana, dibandingkan dengan prosesor seperti Intel 80286 dan Motorola 68020 , beberapa fitur desain tambahan digunakan:

• Eksekusi bersyarat dari sebagian besar instruksi mengurangi overhead cabang dan mengkompensasi kurangnya prediktor cabang di chip awal.
• Instruksi aritmatika mengubah kode kondisi hanya jika diinginkan.
• Penggeser barel 32-bit dapat digunakan tanpa penalti kinerja dengan sebagian besar instruksi aritmatika dan perhitungan alamat.
• Memiliki mode pengalamatan terindeks yang kuat .
• Register tautan mendukung panggilan fungsi daun cepat.
• Subsistem interupsi 2 tingkat prioritas yang sederhana namun cepat telah mengganti bank register.

Instruksi aritmatika

ARM mencakup operasi aritmatika bilangan bulat untuk menambah, mengurangi, dan mengalikan; beberapa versi arsitektur juga mendukung operasi pembagian.

ARM mendukung perkalian 32-bit × 32-bit dengan hasil 32-bit atau 64-bit, meskipun inti Cortex-M0 / M0+ / M1 tidak mendukung hasil 64-bit. ^[99] Beberapa inti ARM juga mendukung perkalian 16-bit × 16-bit dan 32-bit × 16-bit.

Instruksi pembagian hanya disertakan dalam arsitektur ARM berikut:

• Arsitektur ARMv7-M dan ARMv7E-M selalu menyertakan instruksi pembagian. ^[100]
• Arsitektur ARMv7-R selalu menyertakan instruksi bagi dalam set instruksi Thumb, tetapi secara opsional dalam set instruksi 32-bit. ^[101]
• Arsitektur ARMv7-A secara opsional menyertakan instruksi pembagian. Instruksi mungkin tidak diimplementasikan, atau diimplementasikan hanya di set instruksi Thumb, atau diimplementasikan di set instruksi Thumb dan ARM, atau diimplementasikan jika Ekstensi Virtualisasi disertakan. ^[101]

Daftar

Register R0 hingga R7 sama di semua mode CPU; mereka tidak pernah bank.

Register R8 hingga R12 sama di semua mode CPU kecuali mode FIQ. Mode FIQ memiliki register R8 hingga R12 yang berbeda.

R13 dan R14 ditempatkan di semua mode CPU yang diistimewakan kecuali mode sistem. Artinya, setiap mode yang dapat dimasuki karena pengecualian memiliki R13 dan R14 sendiri. Register ini umumnya berisi penunjuk tumpukan dan alamat pengirim dari panggilan fungsi, masing-masing.

Alias:

• R13 juga disebut sebagai SP, Stack Pointer .
• R14 juga disebut sebagai LR, Link Register .
• R15 juga disebut sebagai PC, Program Counter .

Register Status Program Saat Ini (CPSR) memiliki 32 bit berikut. ^[102]

• M (bit 0–4) adalah bit mode prosesor.
• T (bit 5) adalah bit status Jempol.
• F (bit 6) adalah bit penonaktifan FIQ.
• I (bit 7) adalah bit penonaktifan IRQ.
• A (bit 8) adalah bit penonaktifan pembatalan data yang tidak tepat.
• E (bit 9) adalah bit endianness data.
• IT (bit 10-15 dan 25-26) adalah bit state if-then.
• GE (bit 16-19) adalah bit yang lebih besar dari atau sama dengan.
• DNM (bit 20–23) adalah bit yang tidak dimodifikasi.
• J (bit 24) adalah bit state Java.
• Q (bit 27) adalah bit sticky overflow.
• V (bit 28) adalah bit overflow.
• C (bit 29) adalah bit carry/borrow/extend.
• Z (bit 30) adalah bit nol.
• N (bit 31) adalah negatif/kurang dari bit.

Eksekusi bersyarat

Hampir setiap instruksi ARM memiliki fitur eksekusi bersyarat yang disebut predication , yang diimplementasikan dengan pemilih kode kondisi 4-bit (predikat). Untuk memungkinkan eksekusi tanpa syarat, salah satu kode empat bit menyebabkan instruksi selalu dieksekusi. Sebagian besar arsitektur CPU lainnya hanya memiliki kode kondisi pada instruksi cabang. ^[103]

Meskipun predikat mengambil empat dari 32 bit dalam kode instruksi, dan dengan demikian mengurangi secara signifikan bit pengkodean yang tersedia untuk perpindahan dalam instruksi akses memori, itu menghindari instruksi cabang saat menghasilkan kode untuk ifpernyataan kecil . Selain menghilangkan instruksi cabang itu sendiri, ini mempertahankan jalur pengambilan/dekode/eksekusi dengan biaya hanya satu siklus per instruksi yang dilewati.

Sebuah algoritma yang memberikan contoh yang baik dari eksekusi bersyarat adalah algoritma Euclidean berbasis pengurangan untuk menghitung pembagi persekutuan terbesar . Dalam bahasa pemrograman C , algoritma dapat ditulis sebagai:

int gcd ( int a , int b ) {     
  while ( a != b ) // Kita memasuki loop saat a<b atau a>b, tetapi tidak saat a==b if ( a > b ) // Saat a>b kita melakukan ini a -= b ;     
          
        
    else // Ketika a<b kita melakukan itu (tidak perlu if(a<b) karena a!=b dicentang dalam kondisi while) b -= a ;         
        
  kembali ; _ 
}

Algoritme yang sama dapat ditulis ulang dengan cara yang lebih mendekati instruksi ARM target sebagai:

lingkaran :
    // Bandingkan a dan b 
GT = a > b ;        
    LT = a < b ;    
    TL = a != b ;    

    // Lakukan operasi berdasarkan hasil flag 
if ( GT ) a -= b ; // Kurangi *hanya* jika lebih besar dari jika ( LT ) b -= a ; // Kurangi *hanya* jika lebih kecil dari if ( NE ) goto loop ; // Loop *only* jika nilai yang dibandingkan tidak sama return a ;           
           
       
     

dan dikodekan dalam bahasa assembly sebagai:

; tetapkan a ke register r0, b ke r1 
loop:    CMP     r0 ,  r1        ; set kondisi "NE" jika (a != b), 
                            ; "GT" jika (a > b), 
                            ; atau "LT" jika (a < b) 
        SUBGT   r0 ,  r0 ,  r1    ; jika "GT" (Lebih Besar Dari), a = ab; 
        SUBLT   r1 ,  r1 ,  r0    ; jika "LT" (Kurang Dari), b = ba; 
        lingkaran BNE   ; jika "NE" (Tidak Sama), maka loop B lr ; jika loop tidak dimasukkan, kita dapat kembali dengan aman           
                         

yang menghindari cabang di sekitar klausa thenand . elseJika r0dan r1sama maka tak satu pun dari SUBinstruksi akan dieksekusi, menghilangkan kebutuhan cabang bersyarat untuk mengimplementasikan whilepemeriksaan di bagian atas loop, misalnya telah SUBLE(kurang dari atau sama) telah digunakan.

Salah satu cara kode Thumb menyediakan pengkodean yang lebih padat adalah dengan menghapus pemilih empat-bit dari instruksi non-cabang.

Fitur lain

Fitur lain dari set instruksi adalah kemampuan untuk melipat shift dan memutar ke dalam instruksi pemrosesan data (aritmatika, logis, dan register-register move), sehingga, misalnya, pernyataan dalam bahasa C :

a += ( j << 2 );    

dapat diterjemahkan sebagai instruksi satu kata, satu siklus: ^[104]

TAMBAHKAN   Ra ,  Ra ,  Rj ,  LSL  #2

Hal ini menyebabkan program ARM khas menjadi lebih padat dari yang diharapkan dengan akses memori yang lebih sedikit; sehingga pipa digunakan lebih efisien.

Prosesor ARM juga memiliki fitur yang jarang terlihat pada arsitektur RISC lainnya, seperti pengalamatan relatif PC (memang, pada ARM 32-bit ^[1] PC adalah salah satu dari 16 registernya) dan mode pengalamatan sebelum dan sesudah kenaikan.

Set instruksi ARM telah meningkat dari waktu ke waktu. Beberapa prosesor ARM awal (sebelum ARM7TDMI), misalnya, tidak memiliki instruksi untuk menyimpan kuantitas dua byte.

Pipeline dan masalah implementasi lainnya

ARM7 dan implementasi sebelumnya memiliki pipeline tiga tahap ; tahapannya adalah mengambil, mendekode, dan mengeksekusi. Desain berperforma lebih tinggi, seperti ARM9, memiliki pipeline yang lebih dalam: Cortex-A8 memiliki tiga belas tahapan. Perubahan implementasi tambahan untuk kinerja yang lebih tinggi mencakup penambah yang lebih cepat dan logika prediksi cabang yang lebih ekstensif . Perbedaan antara inti ARM7DI dan ARM7DMI, misalnya, adalah pengganda yang ditingkatkan; maka ditambahkan "M".

Koprosesor

Arsitektur ARM (pre-ARMv8) menyediakan cara non-intrusif untuk memperluas set instruksi menggunakan "koprosesor" yang dapat ditangani menggunakan MCR, MRC, MRRC, MCRR dan instruksi serupa. Ruang koprosesor dibagi secara logis menjadi 16 koprosesor dengan angka dari 0 hingga 15, koprosesor 15 (cp15) dicadangkan untuk beberapa fungsi kontrol tipikal seperti mengelola cache dan operasi MMU pada prosesor yang memilikinya.

Pada mesin berbasis ARM, perangkat periferal biasanya dilampirkan ke prosesor dengan memetakan register fisiknya ke dalam ruang memori ARM, ke dalam ruang koprosesor, atau dengan menghubungkan ke perangkat lain (bus) yang pada gilirannya menempel ke prosesor. Akses koprosesor memiliki latensi yang lebih rendah, sehingga beberapa periferal—misalnya, pengontrol interupsi XScale—dapat diakses dengan dua cara: melalui memori dan melalui koprosesor.

Dalam kasus lain, perancang chip hanya mengintegrasikan perangkat keras menggunakan mekanisme koprosesor. Misalnya, mesin pemrosesan gambar mungkin berupa inti ARM7TDMI kecil yang digabungkan dengan koprosesor yang memiliki operasi khusus untuk mendukung serangkaian primitif transkode HDTV tertentu.

Debug

Semua prosesor ARM modern mencakup fasilitas debugging perangkat keras, memungkinkan debugger perangkat lunak untuk melakukan operasi seperti menghentikan, melangkah, dan breakpointing kode mulai dari reset. Fasilitas ini dibangun menggunakan dukungan JTAG , meskipun beberapa inti yang lebih baru secara opsional mendukung protokol "SWD" dua-kawat milik ARM. Dalam inti ARM7TDMI, "D" mewakili dukungan debug JTAG, dan "I" mewakili keberadaan modul debug "EmbeddedICE". Untuk generasi inti ARM7 dan ARM9, EmbeddedICE melalui JTAG adalah standar debug de facto, meskipun tidak dijamin secara arsitektur.

Arsitektur ARMv7 mendefinisikan fasilitas debug dasar pada tingkat arsitektur. Ini termasuk breakpoint, watchpoint, dan eksekusi instruksi dalam "Mode Debug"; fasilitas serupa juga tersedia dengan EmbeddedICE. Baik debugging mode "halt mode" dan "monitor" didukung. Mekanisme transport aktual yang digunakan untuk mengakses fasilitas debug tidak ditentukan secara arsitektural, tetapi implementasi umumnya menyertakan dukungan JTAG.

Ada arsitektur debug "CoreSight" ARM yang terpisah, yang secara arsitektur tidak diperlukan oleh prosesor ARMv7.

Port Akses Debug

Debug Access Port (DAP) adalah implementasi dari Antarmuka Debug ARM. ^[105] Ada dua implementasi berbeda yang didukung, Serial Wire JTAG Debug Port (SWJ-DP) dan Serial Wire Debug Port (SW-DP). ^[106] CMSIS-DAP adalah antarmuka standar yang menjelaskan bagaimana berbagai perangkat lunak debugging pada PC host dapat berkomunikasi melalui USB ke firmware yang berjalan pada debugger perangkat keras, yang pada gilirannya berbicara melalui SWD atau JTAG ke CPU ARM Cortex yang mendukung CoreSight. ^{[107] [108] [109] [110]}

Instruksi peningkatan DSP

Untuk meningkatkan arsitektur ARM untuk pemrosesan sinyal digital dan aplikasi multimedia, instruksi DSP ditambahkan ke set. ^[111] Ini ditandai dengan "E" atas nama arsitektur ARMv5TE dan ARMv5TEJ. Varian-E juga menyiratkan T, D, M, dan I.

Instruksi baru umum dalam arsitektur prosesor sinyal digital (DSP). Mereka mencakup variasi pada perkalian–akumulasi bertanda , penambahan dan pengurangan jenuh, dan menghitung nol di depan.

Ekstensi SIMD untuk multimedia

Diperkenalkan dalam arsitektur ARMv6, ini adalah pendahulu dari SIMD Lanjutan, juga bernama Neon . ^[112]

Jazelle

Jazelle DBX (Direct Bytecode eXecution) adalah teknik yang memungkinkan bytecode Java untuk dieksekusi secara langsung dalam arsitektur ARM sebagai status eksekusi ketiga (dan set instruksi) di samping mode ARM dan Thumb yang ada. Dukungan untuk status ini ditandai dengan "J" dalam arsitektur ARMv5TEJ, dan dalam nama inti ARM9EJ-S dan ARM7EJ-S. Dukungan untuk status ini diperlukan mulai dari ARMv6 (kecuali untuk profil ARMv7-M), meskipun inti yang lebih baru hanya menyertakan implementasi sepele yang tidak menyediakan akselerasi perangkat keras.

Ibu jari

Untuk meningkatkan kepadatan kode yang dikompilasi, prosesor sejak ARM7TDMI (dirilis pada tahun 1994 ^[113] ) telah menampilkan set instruksi Thumb , yang memiliki statusnya sendiri. (The "T" dalam "TDMI" menunjukkan fitur Thumb.) Ketika dalam keadaan ini, prosesor mengeksekusi set instruksi Thumb, pengkodean 16-bit kompak untuk subset dari set instruksi ARM. ^[114] Sebagian besar instruksi Thumb langsung dipetakan ke instruksi ARM normal. Penghematan ruang berasal dari membuat beberapa operan instruksi implisit dan membatasi jumlah kemungkinan dibandingkan dengan instruksi ARM yang dieksekusi dalam keadaan set instruksi ARM.

Di Thumb, opcode 16-bit memiliki fungsionalitas yang lebih sedikit. Misalnya, hanya cabang yang dapat bersyarat, dan banyak opcode dibatasi untuk mengakses hanya setengah dari semua register tujuan umum CPU. Opcode yang lebih pendek memberikan peningkatan kepadatan kode secara keseluruhan, meskipun beberapa operasi memerlukan instruksi tambahan. Dalam situasi di mana port memori atau lebar bus dibatasi hingga kurang dari 32 bit, opcode Thumb yang lebih pendek memungkinkan peningkatan kinerja dibandingkan dengan kode ARM 32-bit, karena lebih sedikit kode program yang mungkin perlu dimuat ke prosesor melalui bandwidth memori yang dibatasi.

Tidak seperti arsitektur prosesor dengan instruksi panjang variabel (16 atau 32-bit), seperti Cray-1 dan Hitachi SuperH , set instruksi ARM dan Thumb ada secara independen satu sama lain. Perangkat keras tertanam, seperti Game Boy Advance , biasanya memiliki sejumlah kecil RAM yang dapat diakses dengan jalur data 32-bit penuh; mayoritas diakses melalui jalur data sekunder 16-bit atau lebih sempit. Dalam situasi ini, biasanya masuk akal untuk mengkompilasi kode Thumb dan mengoptimalkan beberapa bagian paling intensif CPU menggunakan instruksi ARM 32-bit penuh, menempatkan instruksi yang lebih luas ini ke dalam memori yang dapat diakses bus 32-bit.

Prosesor pertama dengan dekoder instruksi Thumb adalah ARM7TDMI. Semua keluarga ARM9 dan yang lebih baru, termasuk XScale, telah menyertakan dekoder instruksi Thumb. Ini termasuk instruksi yang diadopsi dari Hitachi SuperH (1992), yang dilisensikan oleh ARM. ^[115] Keluarga prosesor terkecil ARM (Cortex M0 dan M1) hanya menerapkan set instruksi Thumb 16-bit untuk kinerja maksimum dalam aplikasi biaya terendah.

Jempol-2

Teknologi Thumb-2 diperkenalkan pada inti ARM1156 , diumumkan pada tahun 2003. Thumb-2 memperluas set instruksi Thumb 16-bit terbatas dengan instruksi 32-bit tambahan untuk memberikan set instruksi yang lebih luas, sehingga menghasilkan set instruksi dengan panjang variabel . Tujuan yang dinyatakan untuk Thumb-2 adalah untuk mencapai kepadatan kode yang mirip dengan Thumb dengan kinerja yang mirip dengan instruksi ARM yang ditetapkan pada memori 32-bit.

Thumb-2 memperluas set instruksi Thumb dengan manipulasi bit-field, cabang tabel dan eksekusi bersyarat. Pada saat yang sama, set instruksi ARM diperluas untuk mempertahankan fungsionalitas yang setara di kedua set instruksi. "Unified Assembly Language" (UAL) baru mendukung pembuatan instruksi Thumb atau ARM dari kode sumber yang sama; versi Thumb yang terlihat pada prosesor ARMv7 pada dasarnya sama mampunya dengan kode ARM (termasuk kemampuan untuk menulis penangan interupsi). Ini membutuhkan sedikit perhatian, dan penggunaan instruksi "IT" (jika-maka) baru, yang memungkinkan hingga empat instruksi berturut-turut untuk dieksekusi berdasarkan kondisi yang diuji, atau kebalikannya. Saat dikompilasi ke dalam kode ARM, ini diabaikan, tetapi saat dikompilasi ke dalam Thumb, ini menghasilkan instruksi yang sebenarnya. Sebagai contoh:

; if (r0 == r1) 
CMP  r0 ,  r1 
ITE  EQ         ; ARM: tidak ada kode ... Thumb: instruksi IT 
; maka r0 = r2; 
MOVEQ  r0 ,  r2   ; LENGAN: bersyarat; Jempol: kondisi melalui ITE 'T' (lalu) 
; lain r0 = r3; 
MOVNE  r0 ,  r3   ; LENGAN: bersyarat; Jempol: kondisi melalui ITE 'E' (else) 
; ingat bahwa instruksi Thumb MOV tidak memiliki bit untuk mengkodekan "EQ" atau "NE".

Semua chip ARMv7 mendukung set instruksi Thumb. Semua chip dalam seri Cortex-A, seri Cortex-R, dan seri ARM11 mendukung "status set instruksi ARM" dan "status set instruksi Thumb", sedangkan chip dalam seri Cortex-M hanya mendukung set instruksi Thumb. ^{[116] [117] [118]}

Lingkungan Eksekusi Jempol (ThumbEE)

ThumbEE (salah disebut Thumb-2EE dalam beberapa dokumentasi ARM), yang dipasarkan sebagai Jazelle RCT ^[119] (Runtime Compilation Target), diumumkan pada tahun 2005, pertama kali muncul di prosesor Cortex-A8 . ThumbEE adalah status set instruksi keempat, membuat perubahan kecil pada set instruksi tambahan Thumb-2. Perubahan ini membuat set instruksi sangat cocok untuk kode yang dihasilkan pada saat runtime (misalnya dengan kompilasi JIT ) di Lingkungan Eksekusi terkelola . ThumbEE adalah target untuk bahasa seperti Java , C# , Perl , dan Python , dan memungkinkan kompiler JITuntuk menghasilkan kode terkompilasi yang lebih kecil tanpa memengaruhi kinerja. ^{[ rujukan? ]}

Fitur-fitur baru yang disediakan oleh ThumbEE termasuk pemeriksaan null pointer otomatis pada setiap instruksi beban dan penyimpanan, instruksi untuk melakukan pemeriksaan batas array, dan instruksi khusus yang memanggil handler. Selain itu, karena menggunakan teknologi Thumb-2, ThumbEE menyediakan akses ke register r8–r15 (tempat status Java VM Jazelle/DBX diadakan). ^[120] Handler adalah bagian kecil dari kode yang sering disebut, biasanya digunakan untuk mengimplementasikan bahasa tingkat tinggi, seperti mengalokasikan memori untuk objek baru. Perubahan ini berasal dari penggunaan kembali beberapa opcode, dan mengetahui bahwa intinya berada dalam status ThumbEE yang baru.

Pada 23 November 2011, Arm Holdings menghentikan penggunaan set instruksi ThumbEE, ^[121] dan ARMv8 menghapus dukungan untuk ThumbEE.

Titik-mengambang (VFP)

Teknologi VFP (Vector Floating Point) adalah ekstensi koprosesor floating-point unit (FPU) ke arsitektur ARM ^[122] (diimplementasikan secara berbeda dalam ARMv8 – koprosesor tidak ditentukan di sana). Ini memberikan komputasi floating-point presisi tunggal dan presisi ganda yang sepenuhnya sesuai dengan Standar ANSI/IEEE Std 754-1985 untuk Binary Floating-Point Arithmetic. VFP menyediakan komputasi floating-point yang cocok untuk spektrum aplikasi yang luas seperti PDA, smartphone, kompresi dan dekompresi suara, grafik tiga dimensi dan audio digital, printer, set-top box, dan aplikasi otomotif. Arsitektur VFP dimaksudkan untuk mendukung eksekusi instruksi "mode vektor" pendek tetapi ini dioperasikan pada setiap elemen vektor secara berurutan dan dengan demikian tidak menawarkan kinerja paralelisme vektor instruksi tunggal, banyak data (SIMD) yang sebenarnya. Oleh karena itu, mode vektor ini dihapus segera setelah diperkenalkan, ^[123] untuk diganti dengan SIMD Lanjutan yang jauh lebih kuat, juga bernama Neon .

Beberapa perangkat seperti ARM Cortex-A8 memiliki modul VFPLite cut-down alih-alih modul VFP penuh, dan membutuhkan sekitar sepuluh kali lebih banyak siklus clock per operasi float. ^[124] Arsitektur pra-ARMv8 diimplementasikan floating-point/SIMD dengan antarmuka coprocessor. Unit floating-point dan/atau SIMD lainnya yang ditemukan di prosesor berbasis ARM yang menggunakan antarmuka coprocessor termasuk FPA , FPE, iwMMXt , beberapa di antaranya diimplementasikan dalam perangkat lunak dengan menjebak tetapi bisa juga diimplementasikan dalam perangkat keras. Mereka menyediakan beberapa fungsi yang sama seperti VFP tetapi tidak opcode -kompatibel dengannya. FPA10 juga memberikan presisi yang diperluas, tetapi menerapkan pembulatan yang benar (diperlukan oleh IEEE 754) hanya dalam presisi tunggal. ^[125]

VFPv1

Usang

VFPv2

Ekstensi opsional untuk instruksi ARM yang diatur dalam arsitektur ARMv5TE, ARMv5TEJ dan ARMv6. VFPv2 memiliki 16 register FPU 64-bit.

VFPv3 atau VFPv3-D32

Diimplementasikan pada sebagian besar prosesor Cortex-A8 dan A9 ARMv7. Ini kompatibel dengan VFPv2, kecuali bahwa ia tidak dapat menjebak pengecualian floating-point. VFPv3 memiliki 32 register FPU 64-bit sebagai standar, menambahkan instruksi VCVT untuk mengkonversi antara skalar, float dan ganda, menambahkan mode langsung ke VMOV sehingga konstanta dapat dimuat ke register FPU.

VFPv3-D16

Seperti di atas, tetapi hanya dengan 16 register FPU 64-bit. Diimplementasikan pada prosesor Cortex-R4 dan R5 dan Tegra 2 (Cortex-A9).

VFPv3-F16

Luar biasa; mendukung IEEE754-2008 setengah presisi (16-bit) floating point sebagai format penyimpanan.

VFPv4 atau VFPv4-D32

Diimplementasikan pada prosesor Cortex-A12 dan A15 ARMv7, Cortex-A7 secara opsional memiliki VFPv4-D32 dalam kasus FPU dengan Neon. ^[126] VFPv4 memiliki 32 register FPU 64-bit sebagai standar, menambahkan dukungan setengah presisi sebagai format penyimpanan dan instruksi akumulasi ganda yang digabungkan ke fitur VFPv3.

VFPv4-D16

Seperti di atas, tetapi hanya memiliki 16 register FPU 64-bit. Diimplementasikan pada prosesor Cortex-A5 dan A7 dalam kasus FPU tanpa Neon. ^[126]

VFPv5-D16-M

Diimplementasikan pada Cortex-M7 ketika opsi inti floating-point presisi tunggal dan ganda ada.

Di Debian Linux , dan turunannya seperti Ubuntu dan Linux Mint , armhf ( ARM hard float ) mengacu pada arsitektur ARMv7 termasuk ekstensi perangkat keras floating-point VFP3-D16 tambahan (dan Thumb-2) di atas. Paket perangkat lunak dan alat kompilator silang menggunakan sufiks armhf vs. arm/armel untuk membedakan. ^[127]

SIMD Lanjutan (Neon)

Ekstensi SIMD Lanjutan (alias Neon atau "MPE" Media Processing Engine) adalah kumpulan instruksi SIMD 64- dan 128-bit gabungan yang menyediakan akselerasi standar untuk aplikasi pemrosesan media dan sinyal. Neon disertakan di semua perangkat Cortex-A8, tetapi opsional di perangkat Cortex-A9. ^[128] Neon dapat menjalankan decoding audio MP3 pada CPU yang berjalan pada 10 MHz, dan dapat menjalankan codec ucapan GSM adaptif multi-rate (AMR) pada 13 MHz. Ini fitur set instruksi yang komprehensif, file register terpisah, dan perangkat keras eksekusi independen. ^[129]Neon mendukung 8-, 16-, 32-, dan 64-bit integer dan data floating-point presisi tunggal (32-bit) dan operasi SIMD untuk menangani pemrosesan audio dan video serta pemrosesan grafis dan game. Di Neon, SIMD mendukung hingga 16 operasi secara bersamaan. Perangkat keras Neon berbagi register titik-mengambang yang sama seperti yang digunakan dalam VFP. Perangkat seperti ARM Cortex-A8 dan Cortex-A9 mendukung vektor 128-bit, tetapi akan mengeksekusi dengan 64 bit pada suatu waktu, ^[124] sedangkan perangkat Cortex-A15 yang lebih baru dapat mengeksekusi 128 bit pada suatu waktu. ^{[130] [131]}

Keunikan Neon di perangkat ARMv7 adalah ia mem-flush semua angka subnormal ke nol, dan akibatnya kompiler GCC tidak akan menggunakannya kecuali -funsafe-math-optimizations, yang memungkinkan kehilangan denormal, dihidupkan. Neon "Ditingkatkan" didefinisikan karena ARMv8 tidak memiliki quirk ini, tetapi pada GCC 8.2 flag yang sama masih diperlukan untuk mengaktifkan instruksi Neon. ^[132] Di sisi lain, GCC menganggap Neon aman di AArch64 untuk ARMv8.

ProjectNe10 adalah proyek sumber terbuka pertama ARM (sejak awal; sementara mereka mengakuisisi proyek yang lebih lama, sekarang bernama Mbed TLS ). Pustaka Ne10 adalah seperangkat fungsi umum dan berguna yang ditulis dalam Neon dan C (untuk kompatibilitas). Pustaka dibuat untuk memungkinkan pengembang menggunakan pengoptimalan Neon tanpa mempelajari Neon, tetapi juga berfungsi sebagai kumpulan contoh kode intrinsik dan rakitan Neon yang sangat dioptimalkan untuk DSP umum, aritmatika, dan rutinitas pemrosesan gambar. Kode sumber tersedia di GitHub. ^[133]

Teknologi ARM Helium

Helium adalah M-Profile Vector Extension (MVE). Ia menambahkan lebih dari 150 instruksi skalar dan vektor. ^[134]

Ekstensi keamanan

TrustZone (untuk profil Cortex-A)

Ekstensi Keamanan, dipasarkan sebagai Teknologi TrustZone, ada di ARMv6KZ dan arsitektur profil aplikasi yang lebih baru. Ini memberikan alternatif berbiaya rendah untuk menambahkan inti keamanan khusus lainnya ke SoC, dengan menyediakan dua prosesor virtual yang didukung oleh kontrol akses berbasis perangkat keras. Ini memungkinkan inti aplikasi beralih di antara dua status, yang disebut sebagai dunia(untuk mengurangi kebingungan dengan nama lain untuk domain kemampuan), untuk mencegah kebocoran informasi dari dunia yang lebih tepercaya ke dunia yang kurang tepercaya. Sakelar dunia ini umumnya ortogonal terhadap semua kemampuan prosesor lainnya, sehingga setiap dunia dapat beroperasi secara independen satu sama lain saat menggunakan inti yang sama. Memori dan periferal kemudian disadarkan tentang dunia operasi inti dan dapat menggunakan ini untuk memberikan kontrol akses ke rahasia dan kode pada perangkat. ^[135]

Biasanya, sistem operasi yang kaya dijalankan di dunia yang kurang tepercaya, dengan kode khusus keamanan yang lebih kecil di dunia yang lebih tepercaya, yang bertujuan untuk mengurangi permukaan serangan . Aplikasi umum termasuk fungsionalitas DRM untuk mengontrol penggunaan media pada perangkat berbasis ARM, ^[136] dan mencegah penggunaan perangkat yang tidak disetujui.

Dalam praktiknya, karena detail implementasi spesifik dari implementasi TrustZone eksklusif belum diungkapkan kepada publik untuk ditinjau, tidak jelas tingkat jaminan apa yang diberikan untuk model ancaman tertentu , tetapi mereka tidak kebal dari serangan. ^{[137] [138]}

Virtualisasi Terbuka ^[139] adalah implementasi open source dari arsitektur dunia tepercaya untuk TrustZone.

AMD telah melisensikan dan memasukkan teknologi TrustZone ke dalam Teknologi Prosesor Amannya . ^[140] Diaktifkan di beberapa tetapi tidak semua produk, APU AMD menyertakan prosesor Cortex-A5 untuk menangani pemrosesan yang aman. ^{[141] [142] [143]} Faktanya, inti Cortex-A5 TrustZone telah disertakan dalam produk AMD sebelumnya, tetapi tidak diaktifkan karena keterbatasan waktu. ^[142]

Samsung Knox menggunakan TrustZone untuk tujuan seperti mendeteksi modifikasi kernel, menyimpan sertifikat, dan mengesahkan kunci. ^[144]

TrustZone untuk ARMv8-M (untuk profil Cortex-M)

Ekstensi Keamanan, dipasarkan sebagai TrustZone untuk Teknologi ARMv8-M, diperkenalkan dalam arsitektur ARMv8-M. Meskipun mengandung konsep yang mirip dengan TrustZone untuk ARMv8-A, ia memiliki desain arsitektur yang berbeda, karena peralihan dunia dilakukan menggunakan instruksi cabang alih-alih menggunakan pengecualian. Ini juga mendukung penanganan interleaved interleaved yang aman dari kedua dunia terlepas dari status keamanan saat ini. Bersama-sama, fitur-fitur ini memberikan panggilan latensi rendah ke dunia yang aman dan penanganan interupsi yang responsif. ARM menyediakan tumpukan referensi kode dunia aman dalam bentuk Trusted Firmware untuk M dan PSA Certified .

Perlindungan halaman tanpa eksekusi

Pada ARMv6, arsitektur ARM mendukung perlindungan halaman no-execute , yang disebut sebagai XN , untuk eXecute Never . ^[145]

Ekstensi Alamat Fisik Besar (LPAE)

Large Physical Address Extension (LPAE), yang memperluas ukuran alamat fisik dari 32 bit menjadi 40 bit, ditambahkan ke arsitektur ARMv7-A pada tahun 2011. ^[146] Ukuran alamat fisik lebih besar, 44 bit, di Cortex-A75 dan Cortex-A65AE. ^[147]

ARMv8-R dan ARMv8-M

Arsitektur ARMv8-R dan ARMv8-M , diumumkan setelah arsitektur ARMv8-A, berbagi beberapa fitur dengan ARMv8-A, tetapi tidak menyertakan instruksi AArch64 64-bit.

ARMv8.1-M

Arsitektur ARMv8.1-M, ​​yang diumumkan pada Februari 2019, merupakan peningkatan dari arsitektur ARMv8-M. Ini membawa fitur-fitur baru termasuk:

• Ekstensi set instruksi vektor baru. M-Profile Vector Extension (MVE), atau Helium, adalah untuk pemrosesan sinyal dan aplikasi pembelajaran mesin.
• Perangkat tambahan set instruksi tambahan untuk loop dan cabang (Perpanjangan Cabang Overhead Rendah).
• Petunjuk untuk dukungan floating-point setengah presisi .
• Peningkatan set instruksi untuk manajemen TrustZone untuk Floating Point Unit (FPU).
• Atribut memori baru di Memory Protection Unit (MPU).
• Penyempurnaan dalam debug termasuk Performance Monitoring Unit (PMU), Unprivileged Debug Extension, dan fokus dukungan debug tambahan pada pengembangan aplikasi pemrosesan sinyal.
• Ekstensi Keandalan, Ketersediaan, dan Kemudahan Servis (RAS).

Arsitektur 64/32-bit

Platform ARMv8-A dengan Cortex A57/A53 MPCore chip CPU besar.LITTLE

ARMv8

ARMv8-A

Diumumkan pada Oktober 2011, ^[3] ARMv8-A (sering disebut ARMv8 sedangkan ARMv8-R juga tersedia) merupakan perubahan mendasar pada arsitektur ARM. Ia menambahkan arsitektur 64-bit opsional (misalnya Cortex-A32 adalah CPU ARMv8-A 32-bit ^[148] sementara sebagian besar CPU ARMv8-A mendukung 64-bit), bernama "AArch64", dan instruksi "A64" baru yang terkait mengatur. AArch64 menyediakan kompatibilitas ruang pengguna dengan ARMv7-A, arsitektur 32-bit, di dalamnya disebut sebagai "AArch32" dan set instruksi 32-bit lama, sekarang bernama "A32". Set instruksi Thumb disebut sebagai "T32" dan tidak memiliki padanan 64-bit. ARMv8-A memungkinkan aplikasi 32-bit untuk dieksekusi di OS 64-bit,^[1] ARM mengumumkan inti Cortex-A53 dan Cortex-A57 mereka pada tanggal 30 Oktober 2012. ^[70] Apple adalah yang pertama merilis inti yang kompatibel dengan ARMv8-A dalam produk konsumen ( Apple A7 di iPhone 5S ). AppliedMicro , menggunakan FPGA , adalah yang pertama mendemonstrasikan ARMv8-A. ^[149] ARMv8-A SoC pertama dari Samsung adalah Exynos 5433 yang digunakan di Galaxy Note 4 , yang menampilkan dua cluster empat inti Cortex-A57 dan Cortex-A53 dalam konfigurasi besar.LITTLE; tetapi itu hanya akan berjalan dalam mode AArch32. ^[150]

Untuk AArch32 dan AArch64, ARMv8-A membuat standar VFPv3/v4 dan SIMD (Neon) lanjutan. Itu juga menambahkan instruksi kriptografi yang mendukung AES , SHA-1 / SHA-256 dan aritmatika medan hingga . ^[151] AArch64 diperkenalkan di ARMv8-A dan revisi selanjutnya. AArch64 tidak disertakan dalam arsitektur ARMv8-R dan ARMv8-M 32-bit.

ARMv8-R

Dukungan AArch64 opsional telah ditambahkan ke profil ARMv8-R, dengan inti ARM pertama yang mengimplementasikannya adalah Cortex-R82. ^[152] Ia menambahkan set instruksi A64.

ARMv9

ARMv9-A

Diumumkan pada Maret 2021, arsitektur yang diperbarui menempatkan fokus pada eksekusi dan kompartementalisasi yang aman. ^{[153] [154]}

Sistem LenganSiap

Arm SystemReady , sebelumnya bernama Arm ServerReady, adalah program sertifikasi yang membantu mendaratkan sistem operasi generik dan hypervisor ke sistem berbasis Arm dari server pusat data hingga perangkat industri dan IoT. Blok bangunan utama dari program ini adalah spesifikasi untuk persyaratan perangkat keras dan firmware minimum yang dapat diandalkan oleh sistem operasi dan hypervisor. Spesifikasi ini adalah:

• Base System Architecture (BSA) dan suplemen khusus segmen pasar (misalnya, suplemen Server BSA )
• Persyaratan Boot Dasar (BBR) dan Persyaratan Keamanan Boot Dasar (BBR)

Spesifikasi ini dikembangkan bersama oleh Arm Holdings dan mitranya di Komite Penasihat Arsitektur Sistem (SystemArchAC).

Arsitektur Kepatuhan Suite (ACS) adalah alat uji yang membantu untuk memeriksa kepatuhan spesifikasi ini. Spesifikasi Persyaratan Siap Sistem Arm mendokumentasikan persyaratan sertifikasi.

Program ini diperkenalkan oleh Arm Holdings pada tahun 2020 di acara DevSummit pertama. Pendahulunya Arm ServerReady diperkenalkan pada 2018 di acara Arm TechCon. Program ini saat ini mencakup empat band:

• SystemReady SR: pita ini untuk server yang mendukung sistem operasi dan hypervisor yang mengharapkan antarmuka UEFI , ACPI , dan SMBIOS . Windows Server, Red Hat Enterprise Linux dan VMware ESXi-Arm memerlukan antarmuka ini sementara distro Linux dan BSD lainnya juga dapat mendukung. ^{[ klarifikasi diperlukan ]}
• SystemReady LS: pita ini untuk server yang digunakan hyperscaler untuk mendukung sistem operasi Linux yang mengharapkan firmware LinuxBoot bersama dengan antarmuka ACPI dan SMBIOS.
• SystemReady ES: pita ini untuk perangkat industri dan IoT yang mendukung sistem operasi dan hypervisor yang mengharapkan antarmuka UEFI, ACPI, dan SMBIOS. Windows IoT Enterprise, Red Hat Enterprise Linux dan VMware ESXi-Arm memerlukan antarmuka ini sementara distro Linux dan BSD lainnya juga dapat mendukung. ^{[ klarifikasi diperlukan ]}
• SystemReady IR: pita ini untuk perangkat industri dan IoT yang mendukung sistem operasi yang mengharapkan antarmuka UEFI dan devicetree . Embedded Linux (misalnya, Yocto ) dan beberapa distro Linux/BSD (misalnya, Fedora, Ubuntu, Debian dan OpenSUSE) juga dapat mendukung. ^{[ klarifikasi diperlukan ]}

Bersertifikat PSA

PSA Certified , sebelumnya bernama Platform Security Architecture, adalah kerangka kerja keamanan arsitektur dan skema evaluasi. Ini dimaksudkan untuk membantu mengamankan perangkat Internet of Things (IoT) yang dibangun di atas prosesor system-on-a-chip (SoC). ^[155] Itu diperkenalkan untuk meningkatkan keamanan di mana lingkungan eksekusi tepercaya penuh terlalu besar atau kompleks. ^[156]

Arsitekturnya diperkenalkan oleh Arm Holdings pada 2017 di acara tahunan TechCon. ^{[157] [158]} Meskipun skema arsitektur agnostik, pertama kali diimplementasikan pada inti prosesor Arm Cortex-M yang ditujukan untuk penggunaan mikrokontroler. PSA Certified mencakup model ancaman dan analisis keamanan yang tersedia secara gratis yang menunjukkan proses untuk memutuskan fitur keamanan dalam produk IoT umum. ^[159] Ini juga menyediakan paket antarmuka pemrograman aplikasi (API) yang dapat diunduh secara gratis, spesifikasi arsitektur, implementasi firmware sumber terbuka, dan rangkaian pengujian terkait. ^[160]

Mengikuti pengembangan kerangka keamanan arsitektur pada tahun 2017, skema jaminan Bersertifikat PSA diluncurkan dua tahun kemudian di Dunia Tertanam pada tahun 2019. ^[161] Bersertifikat PSA menawarkan skema evaluasi keamanan multi-level untuk vendor chip, penyedia OS, dan pembuat perangkat IoT. ^[162] Presentasi Dunia Tertanam memperkenalkan vendor chip ke Sertifikasi Level 1. Draf perlindungan Level 2 dipresentasikan pada saat yang bersamaan. ^[163] Sertifikasi Level 2 menjadi standar yang dapat digunakan pada Februari 2020. ^[164]

Sertifikasi ini dibuat oleh Pemangku Kepentingan Bersama PSA untuk memungkinkan pendekatan keamanan berdasarkan desain untuk rangkaian produk IoT yang beragam. Spesifikasi Bersertifikat PSA adalah implementasi dan arsitektur agnostik, sebagai akibatnya spesifikasi tersebut dapat diterapkan ke chip, perangkat lunak, atau perangkat apa pun. ^{[165] [163]} Sertifikasi ini juga menghilangkan fragmentasi industri untuk produsen dan pengembang produk IoT . ^[166]

Dukungan sistem operasi

Sistem operasi 32-bit

Sistem operasi historis

Komputer pribadi berbasis ARM 32-bit pertama, Acorn Archimedes , pada awalnya dimaksudkan untuk menjalankan sistem operasi ambisius yang disebut ARX . Mesin dikirimkan dengan OS RISC yang juga digunakan pada sistem berbasis ARM dari Acorn dan vendor lainnya. Beberapa mesin Acorn awal juga dapat menjalankan port Unix yang disebut RISC iX . (Jangan bingung dengan RISC/os , varian Unix kontemporer untuk arsitektur MIPS.)

Sistem operasi tertanam

Arsitektur ARM 32-bit didukung oleh sejumlah besar sistem operasi tertanam dan waktu nyata , termasuk:

Sistem operasi perangkat seluler

Arsitektur ARM 32-bit adalah lingkungan perangkat keras utama untuk sebagian besar sistem operasi perangkat seluler seperti:

Sebelumnya, tetapi sekarang dihentikan:

Sistem operasi desktop/server

Arsitektur ARM 32-bit didukung oleh RISC OS dan oleh beberapa sistem operasi mirip Unix termasuk:

• GratisBSD
• NetBSD
• OpenBSD
• OpenSolaris ^(171]
• beberapa distro Linux , seperti:
  • Debian
  • Armbian
  • Gentoo
  • Ubuntu
  • Raspberry Pi OS (sebelumnya Raspbian)
  • Slackware

Sistem operasi 64-bit

Sistem operasi tertanam

• Integritas ⁽¹⁷²⁾
• OS ^[173]
• SCIOPTA ^[170]
• seL4 ^[174]
• Firaun ^[168]
• GratisRTOS
• QNX ^[175]
• Angin barat

Sistem operasi perangkat seluler

• Android mendukung ARMv8-A di Android Lollipop (5.0) dan yang lebih baru.
• iOS mendukung ARMv8-A di iOS 7 dan yang lebih baru pada SoC Apple 64-bit . iOS 11 dan yang lebih baru hanya mendukung prosesor dan aplikasi ARM 64-bit.
• Mobian
• PostmarketOS

Sistem operasi desktop/server

• Dukungan untuk ARMv8-A telah digabungkan ke dalam kernel Linux versi 3.7 pada akhir tahun 2012. ^[176] ARMv8-A didukung oleh sejumlah distribusi Linux , seperti:
  • Debian ^{[177] [178]}
  • Armbian
  • Linux Alpen
  • Ubuntu ^[179]
  • Fedora ^[180]
  • openSUSE ^[181]
  • SUSE Linux Perusahaan ^[182]
  • RHEL ^[183]
  • Raspberry Pi OS (sebelumnya Raspbian. Versi beta pada awal 2022)
• Dukungan untuk ARMv8-A digabungkan ke dalam FreeBSD pada akhir 2014. ^[184]
• OpenBSD memiliki dukungan ARMv8 eksperimental pada 2017. ^[185]
• NetBSD memiliki dukungan ARMv8 pada awal 2018. ^[186]
• Windows 10 – menjalankan aplikasi " x86 dan 32-bit ARM" 32-bit, ^[187] serta aplikasi desktop asli ARM64. ^{[188] [189]} Dukungan untuk aplikasi ARM 64-bit di Microsoft Store telah tersedia sejak November 2018. ^[190]
• macOS memiliki dukungan ARM dimulai dengan macOS Big Sur pada akhir 2020. ^[191] Rosetta 2 menambahkan dukungan untuk aplikasi x86-64 tetapi tidak virtualisasi platform komputer x86-64. ^[192]

Porting ke sistem operasi ARM 32- atau 64-bit

Aplikasi Windows yang dikompilasi ulang untuk ARM dan ditautkan dengan Winelib, dari proyek Wine , dapat berjalan pada ARM 32-bit atau 64-bit di Linux, FreeBSD, atau sistem operasi lain yang kompatibel. ^{[193] [194]} binari x86, misalnya ketika tidak dikompilasi secara khusus untuk ARM, telah didemonstrasikan pada ARM menggunakan QEMU dengan Wine (di Linux dan lebih banyak lagi), ^{[ rujukan? ]} tetapi tidak bekerja dengan kecepatan penuh atau kemampuan yang sama seperti dengan Winelib .

Catatan

Lihat juga

• RISC
• RISC-V
• silikon apel
• ARM big.LITTLE – arsitektur komputasi heterogen ARM
  • DynamIQ
• Insinyur Terakreditasi ARM – program sertifikasi
• ARMulator – simulator set instruksi
• Kuning (inti prosesor) – inti prosesor sumber terbuka yang kompatibel dengan ARM
• Mikroprosesor AMULET – implementasi asinkron dari arsitektur ARM
• Perbandingan inti ARMv7-A
• Perbandingan core ARMv8-A
• Unicore – arsitektur 32-register yang sangat didasarkan pada ARM 32-bit
• Meltdown (kerentanan keamanan) ^[195]
• Spectre (kerentanan keamanan)

Referensi

Kutipan