Mémoire à noyau magnétique

Un article de Wikipédia, l'encyclopédie libre
Aller à la navigation Aller à la recherche

Un plan de mémoire de 32 x 32 cœurs stockant 1024 bits (ou 128 octets ) de données. Les petits anneaux noirs aux intersections des fils de la grille, organisés en quatre carrés, sont les noyaux de ferrite.

La mémoire à noyau magnétique a été la forme prédominante de mémoire informatique à accès aléatoire pendant 20 ans entre 1955 et 1975 environ. Une telle mémoire est souvent simplement appelée mémoire centrale ou, de manière informelle, noyau .

La mémoire à noyau utilise des tores (anneaux) d'un matériau magnétique dur (généralement une ferrite semi-dure ) comme noyaux de transformateur , où chaque fil enfilé à travers le noyau sert d'enroulement de transformateur. Deux fils ou plus traversent chaque noyau. L' hystérésis magnétique permet à chacun des noyaux de "se souvenir", ou de stocker un état.

Chaque noyau stocke un bit d'information. Un noyau peut être magnétisé dans le sens des aiguilles d'une montre ou dans le sens inverse des aiguilles d'une montre. La valeur du bit stocké dans un noyau est zéro ou un selon le sens de l'aimantation de ce noyau. Des impulsions de courant électrique dans certains des fils à travers un noyau permettent de régler la direction de la magnétisation dans ce noyau dans les deux sens, stockant ainsi un un ou un zéro. Un autre fil à travers chaque noyau, le fil de détection, est utilisé pour détecter si le noyau a changé d'état.

Le processus de lecture du noyau provoque la remise à zéro du noyau, l'effaçant ainsi. C'est ce qu'on appelle la lecture destructive . Lorsqu'ils ne sont pas lus ou écrits, les cœurs conservent la dernière valeur qu'ils avaient, même si l'alimentation est coupée. Par conséquent, ils sont un type de mémoire non volatile .

En utilisant des cœurs et des fils plus petits, la densité de mémoire du cœur a lentement augmenté et, à la fin des années 1960, une densité d'environ 32 kilobits par pied cube (environ 0,9 kilobits par litre) était typique. Cependant, atteindre cette densité nécessitait une fabrication extrêmement soignée, presque toujours réalisée à la main malgré d'importants efforts répétés d'automatisation du processus. Le coût a diminué au cours de cette période, passant d'environ 1 $ par bit à environ 1 cent par bit. L'introduction des premières puces de mémoire à semi-conducteurs à la fin des années 1960, qui ont initialement créé la mémoire vive statique ( SRAM ), a commencé à éroder le marché de la mémoire centrale. La première mémoire dynamique à accès aléatoire ( DRAM ) à succès, l' Intel 1103, suivi en 1970. Sa disponibilité en quantité à 1 cent par bit a marqué le début de la fin pour la mémoire centrale. [1]

Les améliorations dans la fabrication des semi-conducteurs ont entraîné des augmentations rapides de la capacité de stockage et des baisses du prix par kilo-octet, tandis que les coûts et les spécifications de la mémoire centrale ont peu changé. La mémoire centrale a été progressivement chassée du marché entre 1973 et 1978.

Selon la façon dont elle était câblée, la mémoire centrale pouvait être exceptionnellement fiable. La mémoire de corde de base en lecture seule , par exemple, a été utilisée sur l' ordinateur de guidage Apollo , essentiel à la mission, essentiel aux atterrissages réussis de la NASA sur la Lune.

Bien que la mémoire centrale soit obsolète, la mémoire des ordinateurs est encore parfois appelée "cœur" même si elle est constituée de semi-conducteurs, en particulier par des personnes qui ont travaillé avec des machines disposant d'une mémoire centrale réelle. Les fichiers résultant de la sauvegarde de tout le contenu de la mémoire sur disque pour inspection, qui est aujourd'hui couramment effectuée automatiquement lorsqu'une erreur majeure se produit dans un programme informatique, sont encore appelés " core dumps ".

Historique

Développeurs

Mémoire centrale du projet Whirlwind

Le concept de base consistant à utiliser la boucle d' hystérésis carrée de certains matériaux magnétiques comme dispositif de stockage ou de commutation était connu dès les premiers jours du développement informatique. Une grande partie de ces connaissances s'était développée grâce à une compréhension des transformateurs , qui permettaient une amplification et des performances de type interrupteur lorsqu'ils étaient construits à l'aide de certains matériaux. Le comportement de commutation stable était bien connu dans le domaine de l' électrotechnique et son application dans les systèmes informatiques a été immédiate. Par exemple, J. Presper Eckert et Jeffrey Chuan Chu avaient effectué des travaux de développement sur le concept en 1945 à la Moore School pendant les efforts de l' ENIAC . [2]

Le pionnier de la robotique George Devol a déposé un brevet [3] pour la première mémoire magnétique statique (non mobile) le 3 avril 1946. La mémoire magnétique de Devol a été encore affinée via 5 brevets supplémentaires [4] [5] [6] [7] [8 ] et finalement utilisé dans le premier robot industriel . Frederick Viehe a déposé divers brevets sur l'utilisation de transformateurs pour la construction de circuits logiques numériques à la place de la logique de relais à partir de 1947. Un système de base entièrement développé a été breveté en 1947, puis acheté par IBM en 1956. [9]Ce développement était cependant peu connu et le développement principal du noyau est normalement associé à trois équipes indépendantes.

Un travail substantiel dans le domaine a été effectué par les physiciens américains nés à Shanghai An Wang et Way-Dong Woo , qui ont créé le dispositif de contrôle du transfert d'impulsions en 1949. [10] [11] Le nom fait référence à la façon dont le champ magnétique de les noyaux pourraient être utilisés pour contrôler la commutation du courant ; son brevet portait sur l'utilisation de cœurs pour créer des systèmes de mémoire à ligne à retard ou à registre à décalage . Wang et Woo travaillaient à l'Université de Harvard 's Computation Laboratory à l'époque, et l'université n'était pas intéressée à promouvoir les inventions créées dans leurs laboratoires. Wang a pu breveter le système par lui-même.

L'ordinateur MIT Project Whirlwind nécessitait un système de mémoire rapide pour le suivi des avions en temps réel. Au début, un réseau de tubes Williams - un système de stockage basé sur des tubes à rayons cathodiques - a été utilisé, mais s'est avéré capricieux et peu fiable. Plusieurs chercheurs à la fin des années 1940 ont eu l'idée d'utiliser des noyaux magnétiques pour la mémoire informatique, mais l'ingénieur informatique du MIT Jay Forrester a reçu le brevet principal pour son invention de la mémoire à noyau à courant coïncident qui permettait le stockage 3D d'informations. [12] [13] William Papian du Projet Whirlwind a cité l'un de ces efforts, la "Ligne à retard magnétique statique" de Harvard, dans une note interne. La première mémoire centrale de32 × 32 × 16 bits a été installé sur Whirlwind à l'été 1953. Papian a déclaré: "Magnetic-Core Storage présente deux grands avantages: (1) une plus grande fiabilité avec une réduction conséquente du temps de maintenance consacré au stockage; (2) un accès plus court temps (le temps d'accès au cœur est de 9 microsecondes : le temps d'accès au tube est d'environ 25 microsecondes) augmentant ainsi la vitesse de fonctionnement de l'ordinateur." [14]

En avril 2011, Forrester a rappelé, "l'utilisation des cœurs par Wang n'a eu aucune influence sur mon développement de la mémoire à accès aléatoire. La mémoire Wang était chère et compliquée. Si je me souviens bien, ce qui n'est peut-être pas tout à fait correct, elle utilisait deux cœurs par bit binaire et était essentiellement une ligne à retard qui avançait un peu. Dans la mesure où je me suis concentré là-dessus, l'approche n'était pas adaptée à nos besoins. Il décrit l'invention et les événements associés, en 1975. [15] Forrester a depuis observé : « Il nous a fallu environ sept ans pour convaincre l'industrie que la mémoire à noyau magnétique à accès aléatoire était la solution à un chaînon manquant dans la technologie informatique. nous avons passé les sept années suivantes devant les tribunaux des brevets à les convaincre qu'ils n'y avaient pas tous pensé en premier." [16]

Un troisième développeur impliqué dans le développement initial du noyau était Jan A. Rajchman de RCA . Inventeur prolifique, Rajchman a conçu un système de base unique utilisant des bandes de ferrite enroulées autour de tubes métalliques minces, [17] construisant ses premiers exemples à l'aide d'une presse à aspirine convertie en 1949. [9] Rajchman a ensuite développé des versions du tube Williams et a dirigé le développement du Sétron . [18]

Deux inventions clés ont conduit au développement de la mémoire à noyau magnétique en 1951. La première, celle d'An Wang, était le cycle d'écriture après lecture, qui résolvait le problème de l'utilisation d'un support de stockage dans lequel l'acte de lecture effaçait les données lues. , permettant la construction d'un registre à décalage série unidimensionnel (de 50 bits), utilisant deux cœurs pour stocker un bit. Un registre à décalage central de Wang se trouve dans l'exposition Revolution au Computer History Museum . Le second, celui de Forrester, était le système à courant coïncident, qui permettait à un petit nombre de fils de contrôler un grand nombre de cœurs permettant des matrices de mémoire 3D de plusieurs millions de bits. La première utilisation du noyau était dans l' ordinateur Whirlwind , et la «contribution la plus célèbre du projet Whirlwind était la fonction de stockage du noyau magnétique à accès aléatoire».[19] La commercialisation a suivi rapidement. Le noyau magnétique a été utilisé dans les périphériques de l' IBM 702 [20] livré en juillet 1955, et plus tard dans le 702 lui-même. L ' IBM 704 (1954) et le Ferranti Mercury (1957) utilisaient une mémoire à noyau magnétique.

C'est au début des années 1950 que Seeburg Corporation a développé l'une des premières applications commerciales de stockage de mémoire centrale à courant coïncident dans la mémoire "Tormat" de sa nouvelle gamme de juke-box, à commencer par le V200 développé en 1953 et sorti en 1955. [21 ] De nombreuses utilisations dans l'informatique, la téléphonie et le contrôle des processus industriels ont suivi.

Litiges en matière de brevets

Le brevet de Wang n'a été accordé qu'en 1955, et à ce moment-là, la mémoire à noyau magnétique était déjà utilisée. Cela a commencé une longue série de poursuites, qui ont finalement pris fin lorsque IBM a acheté le brevet à Wang pour 500 000 $ US . [22] Wang a utilisé les fonds pour développer considérablement les laboratoires Wang , qu'il avait cofondés avec le Dr Ge-Yao Chu, un camarade de classe chinois.

Le MIT voulait facturer à IBM une redevance de 0,02 $ par bit sur la mémoire centrale. En 1964, après des années de querelles juridiques, IBM a payé 13 millions de dollars au MIT pour les droits sur le brevet de Forrester - le plus grand règlement de brevet à cette date. [23] [24]

Économie de la production

En 1953, les noyaux testés mais pas encore enfilés coûtaient 0,33 $ US chacun. À mesure que le volume de fabrication augmentait, en 1970, IBM produisait 20 milliards de cœurs par an et le prix par cœur est tombé à 0,0003 USD . La taille des noyaux a diminué au cours de la même période, passant d'environ 0,1 pouce (2,5 mm) de diamètre dans les années 1950 à 0,013 pouce (0,33 mm) en 1966. [25] La puissance nécessaire pour inverser l'aimantation d'un noyau est proportionnelle au volume, donc cela représente une baisse de la consommation électrique d'un facteur 125.

Le coût des systèmes de mémoire à cœur complets était dominé par le coût du câblage des câbles à travers les cœurs. Le système à courant coïncident de Forrester exigeait que l'un des fils soit acheminé à 45 degrés par rapport aux noyaux, ce qui s'est avéré difficile à câbler à la machine, de sorte que les réseaux de noyaux devaient être assemblés sous des microscopes par des travailleurs dotés d'un contrôle moteur fin.

En 1956, un groupe d'IBM a déposé un brevet sur une machine pour enfiler automatiquement les premiers fils à travers chaque noyau. Cette machine maintenait le plan complet des noyaux dans un "nid", puis poussait un réseau d'aiguilles creuses à travers les noyaux pour guider les fils. [26] L'utilisation de cette machine a réduit le temps nécessaire pour enfiler les lignes droites de sélection X et Y de 25 heures à 12 minutes sur un réseau de 128 par 128 cœurs. [27]

Les noyaux plus petits ont rendu l'utilisation d'aiguilles creuses peu pratique, mais il y a eu de nombreuses avancées dans l'enfilage semi-automatique des noyaux. Des nids de soutien avec des canaux de guidage ont été développés. Les noyaux étaient collés de manière permanente à un "patch" de feuille de support qui les soutenait pendant la fabrication et l'utilisation ultérieure. Les aiguilles à enfiler étaient soudées bout à bout aux fils, de sorte que les diamètres de l'aiguille et du fil étaient les mêmes, et des efforts ont été faits pour éliminer complètement l'utilisation d'aiguilles. [28] [29]

Le changement le plus important, du point de vue de l'automatisation, a été la combinaison des fils de détection et d'inhibition, éliminant le besoin d'un fil de détection diagonal détourné. Avec de petits changements dans la disposition, cela a également permis un emballage beaucoup plus serré des cœurs dans chaque patch. [30] [31]

Au début des années 1960, le coût du cœur a chuté au point qu'il est devenu presque universel en tant que mémoire principale , remplaçant à la fois la mémoire à tambour à faible performance peu coûteuse et les systèmes coûteux à haute performance utilisant des tubes à vide , et plus tard des transistors discrets comme mémoire. Le coût de la mémoire centrale a fortement diminué au cours de la durée de vie de la technologie : les coûts ont commencé à environ 1,00 USD par bit et ont chuté à environ 0,01 USD par bit. Core a été remplacé par des puces RAM semi-conductrices intégrées dans les années 1970.

Un exemple de l'échelle, de l'économie et de la technologie de la mémoire centrale dans les années 1960 était l'unité de mémoire centrale de 256 000 mots de 36 bits (1,2 Mio [32] ) installée sur le PDP-6 au laboratoire d'intelligence artificielle du MIT en 1967. [33 ] Cela a été considéré comme "inimaginablement énorme" à l'époque, et surnommé le "Moby Memory". [34] Il coûtait 380 000 $ (0,04 $/bit) et mesurait 69 pouces de large, 50 pouces de haut et 25 pouces de profondeur avec ses circuits de support (189 kilobits/pied cube = 6,7 kilobits/litre). Son temps de cycle était de 2,75 μs. [35] [36] [37]

Descriptif

Schéma d'un plan 4 × 4 de mémoire à noyau magnétique dans une configuration à courant coïncident de ligne X / Y. X et Y sont des lignes d'entraînement, S est sens, Z est inhibition. Les flèches indiquent le sens du courant pour l'écriture.
Gros plan d'un plan central. La distance entre les anneaux est d'environ 1 mm (0,04 po). Les fils horizontaux verts sont X ; les fils Y sont brun terne et verticaux, vers l'arrière. Les fils de détection sont en diagonale, de couleur orange, et les fils d'inhibition sont des paires torsadées verticales.

Le terme "noyau" vient des transformateurs classiques dont les enroulements entourent un noyau magnétique . Dans la mémoire centrale, les fils passent une fois par n'importe quel cœur donné - ce sont des dispositifs à un seul tour. Les propriétés des matériaux utilisés pour les cœurs de mémoire sont radicalement différentes de celles utilisées dans les transformateurs de puissance. Le matériau magnétique pour une mémoire à noyau nécessite un haut degré de rémanence magnétique , la capacité de rester fortement magnétisé et une faible coercivité de sorte que moins d'énergie est nécessaire pour changer la direction de magnétisation. Le noyau peut prendre deux états, encodant un bit. Le contenu de la mémoire centrale est conservé même lorsque le système de mémoire est éteint ( mémoire non volatile). Cependant, lorsque le noyau est lu, il est réinitialisé à une valeur "zéro". Les circuits du système de mémoire de l'ordinateur restaurent ensuite les informations dans un cycle de réécriture immédiat.

Comment fonctionne la mémoire centrale

L'un des trois modules interconnectés qui composent un plan de mémoire de base PDP-8 basé sur Omnibus (PDP 8/e/f/m).
L'un des trois modules interconnectés qui composent un plan de mémoire central PDP-8 basé sur Omnibus. C'est le milieu des trois et contient le réseau de noyaux de ferrite réels.
L'un des trois modules interconnectés qui composent un plan de mémoire central PDP-8 basé sur Omnibus.

La forme la plus courante de mémoire centrale, le courant coïncident de ligne X/Y , utilisée pour la mémoire principale d'un ordinateur, consiste en un grand nombre de petites ferrites céramiques ferrimagnétiques toroïdales ( noyaux ) maintenues ensemble dans une structure de grille (organisée comme un " pile" de couches appelées plans ), avec des fils tissés à travers les trous au centre des noyaux. Dans les premiers systèmes, il y avait quatre fils : X , Y , Sense et Inhibit , mais les noyaux ultérieurs combinaient les deux derniers fils en une seule ligne Sense/Inhibit . [30] Chaque tore stocke un bit (0 ou 1). Un bit de chaque plan était accessible en un cycle, de sorte que chaque mot machine d'un tableau de mots était réparti sur une «pile» de plans. Chaque plan manipulerait un bit d'un mot en parallèle , permettant au mot entier d'être lu ou écrit en un cycle.

Core repose sur les propriétés de "boucle carrée" du matériau de ferrite utilisé pour fabriquer les tores. Un courant électrique dans un fil qui traverse un noyau crée un champ magnétique. Seul un champ magnétique supérieur à une certaine intensité ("select") peut amener le noyau à changer sa polarité magnétique. Pour sélectionner un emplacement de mémoire, l'une des lignes X et l'une des lignes Y sont entraînées avec la moitié du courant ("demi-sélection") nécessaire pour provoquer ce changement. Seul le champ magnétique combiné généré à l'endroit où les lignes X et Y se croisent (une fonction ET logique) est suffisant pour changer l'état ; les autres cœurs ne verront que la moitié du champ nécessaire ("à moitié sélectionné"), ou pas du tout. En conduisant le courant à travers les fils dans une direction particulière, l' induction résultanteforce le flux magnétique du noyau sélectionné à circuler dans un sens ou dans l'autre (sens horaire ou anti-horaire). Une direction est un 1 stocké, tandis que l'autre est un 0 stocké .

La forme toroïdale d'un noyau est préférée car le chemin magnétique est fermé, il n'y a pas de pôles magnétiques et donc très peu de flux extérieur. Cela permet aux noyaux d'être étroitement liés sans permettre à leurs champs magnétiques d'interagir. Le positionnement alterné à 45 degrés utilisé dans les premiers réseaux de base était rendu nécessaire par les fils de détection diagonaux. Avec l'élimination de ces fils diagonaux, un emballage plus serré était possible. [31]

Lire et écrire

Diagramme de la courbe d' hystérésis d'un noyau de mémoire magnétique lors d'une opération de lecture. L'impulsion de courant de la ligne de détection est élevée ("1") ou faible ("0") en fonction de l'état de magnétisation d'origine du noyau.

Pour lire un morceau de mémoire centrale, le circuit essaie de basculer le bit sur la polarité attribuée à l'état 0, en pilotant les lignes X et Y sélectionnées qui se croisent au niveau de ce cœur.

  • Si le bit était déjà à 0, l'état physique du cœur n'est pas affecté.
  • Si le bit était auparavant 1, le noyau change de polarité magnétique. Ce changement, après un délai, induit une impulsion de tension dans la ligne Sense.

La détection d'une telle impulsion signifie que le bit contenait le plus récemment un 1. L'absence d'impulsion signifie que le bit contenait un 0. Le retard de détection de l'impulsion de tension est appelé temps d'accès de la mémoire centrale.

Après une telle lecture, le bit contient un 0. Cela illustre pourquoi un accès à la mémoire centrale est appelé une lecture destructive : toute opération qui lit le contenu d'un cœur efface ce contenu, et il doit être immédiatement recréé.

Pour écrire un bit de mémoire centrale, le circuit suppose qu'il y a eu une opération de lecture et que le bit est à l'état 0.

  • Pour écrire un bit 1, les lignes X et Y sélectionnées sont pilotées, avec un courant dans le sens opposé à celui de l'opération de lecture. Comme pour la lecture, le noyau à l'intersection des lignes X et Y change de polarité magnétique.
  • Pour écrire un bit 0, deux méthodes peuvent être appliquées. Le premier est le même que le processus de lecture avec le courant dans la direction d'origine. La seconde a une logique inversée. Ecrire un bit 0, en d'autres termes, consiste à inhiber l'écriture d'un bit 1. La même quantité de courant est également envoyée via la ligne d'inhibition. Cela réduit le courant net circulant à travers le noyau respectif à la moitié du courant sélectionné, inhibant le changement de polarité.

Le temps d'accès plus le temps de réécriture est le temps de cycle mémoire .

Le fil Sense n'est utilisé que pendant la lecture et le fil Inhibit n'est utilisé que pendant l'écriture. Pour cette raison, les systèmes centraux ultérieurs ont combiné les deux en un seul fil et ont utilisé des circuits dans le contrôleur de mémoire pour changer la fonction du fil. Cependant, lorsque le fil de détection traverse trop de cœurs, le courant de sélection à moitié peut également induire une tension considérable sur toute la ligne en raison de la superposition de la tension sur chaque cœur. Ce risque potentiel de « mauvaise lecture » limite le nombre minimum de fils Sense. L'augmentation des fils de détection nécessite plus de circuits de décodage.

Les contrôleurs de mémoire de base ont été conçus pour que chaque lecture soit immédiatement suivie d'une écriture (car la lecture forçait tous les bits à 0 et parce que l'écriture supposait que cela s'était produit). Les ordinateurs ont commencé à profiter de ce fait. Par exemple, une valeur en mémoire pourrait être lue et incrémentée (comme par exemple par l' AOSinstruction sur le PDP-6 ) presque aussi rapidement qu'elle pourrait être lue ; le matériel a simplement incrémenté la valeur entre la phase de lecture et la phase d'écriture d'un seul cycle de mémoire (signalant peut-être au contrôleur de mémoire de s'arrêter brièvement au milieu du cycle). Cela peut être deux fois plus rapide que le processus d'obtention de la valeur avec un cycle de lecture-écriture, d'incrémentation de la valeur dans un registre de processeur, puis d'écriture de la nouvelle valeur avec un autre cycle de lecture-écriture.

Autres formes de mémoire centrale

Un plan de 10,8 × 10,8 cm de mémoire à noyau magnétique avec 64 x 64 bits (4 Ko), tel qu'utilisé dans un CDC 6600 . L'encart montre l'architecture de la ligne de mots avec deux fils par bit

La mémoire centrale de ligne de mots était souvent utilisée pour fournir une mémoire de registre. Les autres noms de ce type sont linear select et 2-D . Cette forme de mémoire centrale tisse généralement trois fils à travers chaque cœur sur le plan, lecture de mot , écriture de mot et détection/écriture de bit . Pour lire ou effacer des mots, le courant complet est appliqué à une ou plusieurs lignes de lecture de mots ; cela efface les cœurs sélectionnés et tous ceux qui basculent induisent des impulsions de tension dans leurs lignes de détection/écriture de bits . Pour la lecture, normalement une seule ligne de lecture de mot serait sélectionnée ; mais pour plus de clarté, plusieurs lignes de lecture de mots peuvent être sélectionnées pendant que le sens/écriture de bitlignes ignorées. Pour écrire des mots, le demi-courant est appliqué à une ou plusieurs lignes d' écriture de mot , et le demi-courant est appliqué à chaque ligne de détection/écriture de bit pour qu'un bit soit défini. Dans certaines conceptions, les lignes de lecture et d' écriture de mots étaient combinées en un seul fil, ce qui donnait une matrice de mémoire avec seulement deux fils par bit. Pour l'écriture, plusieurs lignes d' écriture de mots peuvent être sélectionnées. Cela offrait un avantage de performance par rapport au courant coïncident de ligne X / Yen ce que plusieurs mots peuvent être effacés ou écrits avec la même valeur en un seul cycle. L'ensemble de registres d'une machine typique n'utilisait généralement qu'un seul petit plan de cette forme de mémoire centrale. Certaines mémoires très volumineuses ont été construites avec cette technologie, par exemple la mémoire auxiliaire ECS ( Extended Core Storage ) du CDC 6600 , qui pouvait contenir jusqu'à 2 millions de mots de 60 bits.

Une autre forme de mémoire centrale appelée core rope memory fournissait un stockage en lecture seule . Dans ce cas, les noyaux, qui avaient des matériaux magnétiques plus linéaires, servaient simplement de transformateurs ; aucune information n'était réellement stockée magnétiquement dans les noyaux individuels. Chaque bit du mot avait un noyau. La lecture du contenu d'une adresse mémoire donnée génère une impulsion de courant dans un fil correspondant à cette adresse. Chaque fil d'adresse était enfilé soit à travers un noyau pour signifier un binaire [1], soit autour de l'extérieur de ce noyau, pour signifier un binaire [0]. Comme prévu, les cœurs étaient physiquement beaucoup plus grands que ceux de la mémoire centrale en lecture-écriture. Ce type de mémoire était exceptionnellement fiable. Un exemple était l' ordinateur de guidage Apollo utilisé pour leAtterrissages lunaires de la NASA .

Caractéristiques physiques

Les performances des premières mémoires centrales peuvent être caractérisées en termes actuels comme étant très approximativement comparables à une fréquence d'horloge de 1 MHz (équivalente aux ordinateurs personnels du début des années 1980, comme l ' Apple II et le Commodore 64 ). Les premiers systèmes de mémoire centrale avaient des temps de cycle d'environ 6 µs , qui étaient tombés à 1,2 µs au début des années 1970, et au milieu des années 70, ils étaient tombés à 600 ns (0,6 µs). Certaines conceptions avaient des performances nettement supérieures: le CDC 6600 avait un temps de cycle de mémoire de 1,0 µs en 1964, utilisant des cœurs qui nécessitaient un courant de demi-sélection de 200 mA. [38]Tout a été fait pour diminuer les temps d'accès et augmenter les débits de données (bande passante), y compris l'utilisation simultanée de plusieurs grilles de cœur, chacune stockant un bit d'un mot de données. Par exemple, une machine peut utiliser 32 grilles de cœur avec un seul bit du mot de 32 bits dans chacune, et le contrôleur peut accéder à l'intégralité du mot de 32 bits en un seul cycle de lecture/écriture.

La mémoire centrale est un stockage non volatil - elle peut conserver son contenu indéfiniment sans alimentation. Il est également relativement peu affecté par l' EMP et les radiations. Il s'agissait d'avantages importants pour certaines applications telles que les contrôleurs programmables industriels de première génération , les installations militaires et les véhicules tels que les avions de combat , ainsi que les engins spatiaux , et ont conduit à l'utilisation du cœur pendant plusieurs années après la disponibilité de la mémoire MOS à semi -conducteur (voir aussi MOSFET ) . Par exemple, les ordinateurs de vol de la navette spatiale IBM AP-101B utilisaient une mémoire centrale, qui préservait le contenu de la mémoire même à travers le Challenger 's désintégration et plongée subséquente dans la mer en 1986. [39] Une autre caractéristique du premier noyau était que la force coercitive était très sensible à la température; le courant de demi-sélection approprié à une température n'est pas le courant de demi-sélection approprié à une autre température. Ainsi, un contrôleur de mémoire comprendrait un capteur de température (généralement une thermistance ) pour ajuster correctement les niveaux de courant aux changements de température. Un exemple de ceci est la mémoire centrale utilisée par Digital Equipment Corporation pour son ordinateur PDP-1 ; cette stratégie s'est poursuivie à travers tous les systèmes de mémoire centrale de suivi construits par DEC pour leur PDPgamme d'ordinateurs refroidis par air. Une autre méthode de gestion de la sensibilité à la température consistait à enfermer la "pile" de noyau magnétique dans un four à température contrôlée. Des exemples en sont la mémoire centrale à air chauffé de l ' IBM 1620 (qui peut prendre jusqu'à 30 minutes pour atteindre la température de fonctionnement , environ 106 ° F (41 ° C) et la mémoire centrale à bain d'huile chauffée de l ' IBM 7090 , premiers IBM 7094 et IBM 7030 .

Le noyau était chauffé au lieu d'être refroidi parce que la principale exigence était une température constante , et il était plus facile (et moins cher) de maintenir une température constante bien au-dessus de la température ambiante qu'une température égale ou inférieure à celle-ci.

En 1980, le prix d'une carte mémoire centrale de 16 kW ( kiloword , équivalent à 32 Ko) qui s'intégrait dans un ordinateur DEC Q-bus était d'environ 3 000 $ US . À cette époque, le réseau central et l'électronique de support tiennent sur une seule carte de circuit imprimé d'environ 25 × 20 cm, le réseau central était monté à quelques mm au-dessus du PCB et était protégé par une plaque en métal ou en plastique.

Le diagnostic des problèmes matériels dans la mémoire centrale nécessitait l'exécution de programmes de diagnostic chronophages. Alors qu'un test rapide vérifiait si chaque bit pouvait contenir un un et un zéro, ces diagnostics testaient la mémoire centrale avec les modèles les plus défavorables et devaient s'exécuter pendant plusieurs heures. Comme la plupart des ordinateurs n'avaient qu'une seule carte mémoire à cœur, ces diagnostics se déplaçaient également dans la mémoire, ce qui permettait de tester chaque bit. Un test avancé s'appelait un " test de Schmoo " dans lequel les courants de demi-sélection étaient modifiés en même temps que l'heure à laquelle la ligne de détection était testée (" strobed "). Le tracé des données de ce test semblait ressembler à un personnage de dessin animé appelé " Schmoo ", et le nom est resté. Dans de nombreuses occasions, les erreurs pouvaient être résolues en tapotant doucementla carte de circuit imprimé avec le réseau central sur une table. Cela a légèrement modifié les positions des noyaux le long des fils qui les traversent et pourrait résoudre le problème. La procédure était rarement nécessaire, car la mémoire centrale s'est avérée très fiable par rapport aux autres composants informatiques de l'époque.

Voir aussi

Références

  1. ^ Bellis, Mary (23 février 2018). "Qui a inventé la puce DRAM Intel 1103 ?" . Pensée Co. NOUS.
  2. ^ Eckert, J. Presper (octobre 1953). "Une enquête sur les systèmes de mémoire d'ordinateur numérique". Actes de l'IRE . États-Unis : IEEE. 41 (10): 1393–1406. doi : 10.1109/JRPROC.1953.274316 . ISSN 0096-8390 . S2CID 8564797 .  
  3. ^ "Contrôle de processus magnétique n ° 2590091" (PDF) . Georgedevol.com . 25 mars 1952 . Récupéré le 15 novembre 2021 .
  4. ^ "Stockage magnétique et dispositif de détection n ° 2741757" (PDF) . Georgedevol.com . 25 mars 1952 . Récupéré le 15 novembre 2021 .
  5. ^ "Dispositif de détection pour l'enregistrement magnétique n ° 2926844" (PDF) . Georgedevol.com . 25 mars 1952 . Récupéré le 15 novembre 2021 .
  6. ^ "Périphériques de stockage magnétiques n ° 3035253" (PDF) . Georgedevol.com . 25 mars 1952 . Récupéré le 15 novembre 2021 .
  7. ^ "Détecteurs de coïncidence n ° 3016465" (PDF) . Georgedevol.com . 25 mars 1952 . Récupéré le 15 novembre 2021 .
  8. ^ "Dispositifs ferrorésonnants n ° 3246219" (PDF) . Georgedevol.com . 25 mars 1952 . Récupéré le 15 novembre 2021 .
  9. ^ un b Reilly, Edwin D. (2003). Jalons de l'informatique et des technologies de l'information . Westport, Connecticut : Greenwood Press. p. 164 . ISBN 1-57356-521-0.
  10. ^ "L'interview de Wang, les premiers travaux d'An Wang dans les mémoires fondamentales" . Datamation . États-Unis : société d'édition technique : 161–163. Mars 1976.
  11. ^ US 2708722 , Wang, An, "Pulse Transfer Controlling Device", publié le 17 mai 2020  .
  12. ^ Forrester, Jay W. (1951). "Information numérique en trois dimensions à l'aide de noyaux magnétiques". Journal de physique appliquée . 22 (22). doi : 10.1063/1.1699817 .
  13. ^ US 2736880 , Forrester, Jay W., "Dispositif de stockage d'informations numériques multicoordonnées", publié le 28 février 1956 
  14. ^ "Tourbillon" (PDF) . Le rapport du Musée de l'informatique . Massachusetts : The Computer Museum : 13. Hiver 1983 – via Microsoft.
  15. ^ Evans, Christopher (juillet 1983). "Interview de Jay W. Forrester". Annales de l'histoire de l'informatique . 5 (3): 297–301. doi : 10.1109/mahc.1983.10081 . S2CID 25146240 . 
  16. ^ Kleiner, Art (4 février 2009). "Le choc de Jay Forrester au système" . La revue MIT Sloan . États- Unis . Récupéré le 1er avril 2018 .
  17. ^ Jan A. Rajchman, Magnetic System, brevet américain 2 792 563 , accordé le 14 mai 1957.
  18. ^ Hittinger, Guillaume (1992). "Jan A. Rajchman" . Hommages commémoratifs . États-Unis : Académie nationale d'ingénierie. 5 : 229.
  19. ^ Redmond, Kent C.; Smith, Thomas M. (1980). Project Whirlwind - L'histoire d'un ordinateur pionnier . Bedford, Mass. : Presse numérique. p. 215. ISBN 0932376096.
  20. ^ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (1991). Systèmes 360 et Early 370 d'IBM . Presse du MIT. p. 32. ISBN 978-0-262-51720-1.
  21. ^ Clarence Schultz et George Boesen, Selectors for Automatic Phonographs, US Patent 2,792,563 , accordé le 2 février 1960.
  22. ^ "Un Wang vend un brevet de mémoire de base à IBM" . États-Unis : Musée de l'histoire de l'informatique . Récupéré le 12 avril 2010 .
  23. ^ "Mémoire à noyau magnétique" . CHM Révolution . Musée d'histoire de l'informatique . Récupéré le 1er avril 2018 .
  24. ^ Pugh, Johnson & Palmer 1991 , p. 182
  25. ^ Pugh, Johnson & Palmer 1991 , pp.  204–6
  26. ^ Walter P. Shaw et Roderick W. Link, Method and Apparatus for Threading Perforated Articles, US Patent 2,958,126 , accordé le 1er novembre 1960.
  27. ^ Bashe, Charles J.; Johnson, Lyle R.; Palmer, John H. (1986). Les premiers ordinateurs d'IBM . Cambridge, Massachusetts : MIT Press. p. 268. ISBN 0-262-52393-0.
  28. ^ Robert L. Judge, Wire Threading Method and Apparatus, brevet américain 3 314 131 , délivré le 18 avril 1967.
  29. ^ Ronald A. Beck et Dennis L. Breu, Core Patch Stringing Method, brevet américain 3 872 581 , délivré le 25 mars 1975.
  30. ^ a b Creighton D. Barnes, et al., Dispositif de stockage à noyau magnétique ayant un seul enroulement pour la fonction de détection et d'inhibition, brevet américain 3 329 940 , délivré le 4 juillet 1967.
  31. ^ a b Victor L. Sell et Syed Alvi, High Density Core Memory Matrix, brevet américain 3 711 839 , délivré le 16 janvier 1973.
  32. ^ En interne, la mémoire Moby avait 40 bits par mot, mais ils n'étaient pas exposés au processeur PDP-10.
  33. ^ Projet MAC. Rapport d'avancement IV. Juillet 1966-juillet 1967 (PDF) (Rapport). Massachusetts Institute of Technology. p. 18. 681342. Archivé de l'original (PDF) le 8 mai 2021 . Récupéré le 7 décembre 2020 .
  34. ^ Eric S. Raymond , Guy L. Steele , The New Hacker's Dictionary , 3e édition, 1996, ISBN 0262680920 , basé sur le Jargon File , sv 'moby', p. 307 
  35. ^ "FABRI-TEK Mass Core 'Moby' Memory" . Musée d'histoire de l'informatique . NOUS. 102731715 . Récupéré le 7 décembre 2020 .
  36. ^ Krakauer, Lawrence J. "Moby Memory" . Récupéré le 7 décembre 2020 .
  37. ^ Steven Levy, Hackers: Heroes of the Computer Revolution , 2010 (édition du 25e anniversaire), ISBN 1449393748 , p. 98 
  38. ^ "Section 4". Manuel de formation des données de contrôle 6600 . Société de contrôle des données. Juin 1965. Numéro de document 60147400.
  39. ^ "Mémoire à noyau magnétique" . États-Unis : National High Magnetic Field Laboratory : Musée de l'électricité et du magnétisme. Archivé de l'original le 10 juin 2010.

Liens externes